- •1.1 Схемотехника. Цифровая схемотехника. Уровни сигналов. Положительная и отрицательная логика.
- •1.2 Счетчики с недвоичным кодированием. Счетчики в коде Грея. Область применения. Общая структура.
- •2.1 Понятие логический элемент. Простейшие логические элементы. Общий принцип построения логических элементов.
- •2.2 Счетчики с произвольным и управляемым модулем счета. Двоично-десятичные счетчики.
- •3.1 Понятие интегральная логическая схема (имс). Маркировка имс. Технология изготовления. Типы логики.
- •3.2Риверсивные счетчики. Общая структура. Принцип работы. Назначение.
- •4.2 Стековое зу. Память типа fifo. Общая структура. Назначение. Принцип работы.
- •5.1 Цифровые узлы. Последовательностные и комбинационные устройства. Общая структура и принцип работы.
- •6.1 Комбинационная логика. Этапы синтеза комбинационных автоматов. Методы синтеза.
- •5.2 Счетчики. Двоично-вычитающие и двоично-суммирующие счетчики. Общая структура. Принцип работы. Область применения.
- •7.1 Дешифраторы. Классификация дешифраторов. Общий принцип работы и область применения. Каскадирование дешифраторов.
- •7.2 Счетчики. Общая характеристика. Классификация. Область применения.
- •8.2 Дешифраторы. Приницп работы. Линейный дешифратор. Внутренняя структура.
- •8.2 Регистры с обратной связью. Генераторы псевдослучайных последовательностей на базе регистров.
- •9.1 Дешифраторы. Назначение и принцип работы. Структура пирамидального дешифратора.
- •9.2 Регистровый файл. Область применения. Общая структура.
- •10.1 Дешифраторы. Назначение и принцип работы. Структура прямоугольного дешифратора.
- •10.2 Регистры последовательного приближения. Область применения. Общая структура
- •11.1 Дешифратор семисегментного кода. Структура. Схема включения.
- •12.1 Комбинационные схемы. Мультиплексоры. Назначение. Структура. Каскадирование мультиплексоров. Мультиплексирование шин..
- •12.2 Универсальный регистр. Реверсивный регистр. Общая структура. Назначение. Универсальные регистры
- •15.2 Последовательный (сдвиговый) регистр. Общая структура. Назначение.
- •16.1 Схема указателя старшей единицы. Назначение. Структура и принцип работы.
- •16.2 Регистры. Классификация регистров. Параллельные регистры. Назначение. Общая структура.
- •17.1 Мультиплексоры. Реализация логических функций мультиплексорами. Построение схем сравнения и преобразователей параллельного кода в псоледовательный.
- •18.1 Демультиплексоры. Реализация логических функций и преобразователей последовательного кода в параллельный на демультиплексорах.
- •18.2 Счетные триггеры.Применения.Jk-триггеры.T-триггер.Структура.Синтез.
- •19.1 Схемы контроля четности. Назначение. Структура. Бит паритета. Контроль четности.
- •19.2 Запоминающие устройства. Основные сведения, система параметров и классификация. Характеристики запоминающих устройств.
- •20.1 Мажоритарные элементы. Область применения. Структура.
- •20.2 Триггеры. Rs-триггер. Приоритетный rs-триггер. Структура. Синтез. Область применения.
- •21.1. Цифровые компараторы. Область применения. Общая структура. Наращивание Компараторов
- •21.2. Память для хранения многоразрядных слов. Структура многоразрядного озу с совмещенной шиной данных.
- •22.1 Сумматоры двоичных кодов чисел. Классификация сумматоров. Общая структура. Область применения.
- •22.2 Полупроводниковая память с двухтактной организацией. Динамическая память типа dram.
- •23.1 Арифметико-логические устройства. Принцип работы. Общая структура. Область применения.
- •23.2 Полупроводниковая память. Классификация полупроводниковой памяти. Общая структура полупроводниковой памяти. Память типа sram. Основные сигналы. Временные диаграммы работы
- •24.1Преобразователи кода. Преобразователи прямого кода в дополнительный.Преобразователи двоиччных кодов в код Грея.
- •24.2 Основная структурная организация полупроводниковой памяти. Память соструктурой 2d, 3d и 2dm.
5.1 Цифровые узлы. Последовательностные и комбинационные устройства. Общая структура и принцип работы.
Цифровым узлом называется функциональная часть цифрового устройства, состоящая из цифровых элементов и выполняющая операции над n-рррааазрядными двоичными кодами.
Цифровые узлы бывают:
• комбинационного типа (для каждой комбинации входных сигналов формируют выходной сигнал (логическая функция от входных переменных). Не обладают памятью)
• накапливающего типа (строятся на основе триггеров. Обладают памятью)
В последовательностных устройствах выходные сигналы зависят не только от комбинаций входных, но и от значений самих выходных сигналов в предшествующий момент времени. Для работы последовательностных устройств принципиальное значение имеет время задержки распространения. Простейшим примером такого устройства является триггер.
Триггер – это последовательностное устройство с положительной обратной связью и двумя устойчивыми состояниями: 0 и 1 (он обладает свойством памяти). B общем случае триггер может иметь: 1) асинхронные входы предварительной установки
2) тактовый или синхронизирующий и
3) информационные входы.
K основным типам триггеров (выпускаемых промышленно и использующихся в CAПP'ax) относятся:
• RS-триггер c раздельной установкой состояний
• D - триггер "защёлка"
• JK - универсальный триггер
• T - триггер со счётным входом.
Пo способу записи информации триггеры подразделяются на асинхронные и синхронные или тактируемые, a пo способу управления - на триггеры со статическим управлением (обычно высоким уровнем тактового сигнала) и триггеры c динамическим управлением (положительным - из 0 в 1, или отрицательным - из 1 в 0 фронтом тактового сигнала). B последнем случае говорят o триггерах c прямым или инверсным динамическим входом управления.
В комбинационных устройствах логическая функция зависит только от комбинации значений входных переменных. Такими устройствами являются дешифраторы/шифраторы, демультиплексоры/мультиплексоры, а также сумматоры и преобразователи кода.
Дешифратор преобразовывает двоичный код на входах в активный сигнал на том выходе, номер которого равен десятичному эквиваленту двоичного кода на входах. В полном дешифраторе количество выходов N = 2n, где n – число входов. В неполном дешифраторе N < 2n. Большинство дешифраторов снабжено одним или несколькими дополнительными входами разрешения выходов. Если на таком входе активный уровень, то дешифратор работает в соответствии со своим определением, а если пассивный, то на всех выходах также будут пассивные значения.
Шифратор может быть неприоритетным, если допускается подача только одного активного сигнала и может быть приоритетным, если допускается подача одновременно нескольких активных сигналов на входы. Heпpиopитeтный шифратор осуществляет преобразование десятичного номера активного входа в двоичный эквивалент этого номера. B приоритетном шифраторе производится преобразование максимального десятичного номера активного входа в двоичный эквивалент этого номера.
Myльтиплeкcop передает сигнал c одного из информационных входов xi на единственный выход y, причем номер этого входа равен десятичному эквиваленту двоичного кода на адресных входах.
Демультиплексор – это устройство, передающее сигнал c информационного входа "x" на один из выходов, причем номер этого выхода равен десятичному эквиваленту двоичного кода на адресных входах. B качестве демультипексора используется дешифратор, y которого на вход OE подаётся информационный сигнал x.
Сумматор осуществляет арифметическое суммирование n-разрядных кодов.
