- •1. Понятие логической переменной и логической функции. Основные логические соотношения и операции над одной и двумя переменными. Закон Де Моргана.
- •2.Правила и законы Булевой алгебры
- •3. Реализация основных логических операций и, или, не на базе логических элементов и-не, или-не.
- •9. Мажоритарный элемент: схемная реализация на базовых логич. Элементах.
- •10. Цифровой компаратор: таблица переключений, схемная реализация.
- •11. Суммирование двоичных чисел с учетом переноса из младшего разряда. Описание процесса, реализация на базовых логических элементах.
- •12. Дешифраторы: таблица переключений и реализация дешифратора 2х4 на элементах и-не. Дешифраторы-демультиплексоры.
- •13. Мультиплексоры: логическая функция мультиплексора 4х1, реализация на элементах и-не.
- •14. Постоянное запоминающее устройство: назначение, типы. Схемная реализация пзу с пережиганием металлических перемычек.
- •15. Асинхронный rs-тpиггеp, реализация на базовых логических элементах и-не, или-не. Rs-тpиггеp для подавления дребезга контактов.
- •16. Статический синхронный rs-тpиггеp. Статический синхронный d-тpиггеp. Rs-тpиггеp типа ms: особенности работы, реализация на синхронных rs-тpиггеpах.
- •Динамический синхронный
- •19. Асинхронные счетчики-делители частоты на динамических триггерах. Организация модуля счета асинхронного счетчика не равного степени 2.Достоинства, недостатки. Асинхронный 3-х разрядный
- •20. Синхронные счетчики-делители частоты на jk-тpиггеpах. Hаpащивание синхронных счетчиков. Достоинстива, недостатки.
- •21. Реверсивные двоичные счетчики: схемная реализация, особенности работы.
- •22. Регистры сдвига: назначение, схемная реализация на d-тpиггеpах.
- •23. Оперативное запоминающее устройство: назначение, реализация триггерной схемы.
- •24. Цифро-аналоговый преобразователь: схема с матрицей сопротивлений r-2r-4r-8r. Достоинства, недостатки.
- •25. Цифро-аналоговый преобразователь: схема с матрицей сопротивлений r-2r. Достоинства.
- •26. Аналого-цифровые преобразователи: назначение, ошибки преобразования, способы уменьшения динамических ошибок преобразования. Виды ацп, сравнительная оценка.
- •27. Параллельный ацп: схема, достоинства, недостатки.
- •28. Ацп поразрядного уравновешивания: схема, достоинства, недостатки.
- •29. Ацп последовательного счета с предварительным преобразованием напряжения во временной интервал: схема, работа, достоинства, недостатки.
- •30. Метод двойного интегрирования в ацп последовательного счета.
- •31. Следящий ацп последовательного счета: схема, работа, достоинства,
- •32.Счетчик Джонсона.
- •33. Делители с переменным коэффициентом деления.
11. Суммирование двоичных чисел с учетом переноса из младшего разряда. Описание процесса, реализация на базовых логических элементах.
Схемы арифметического суммирования
Пусть требуется сложить два одноразрядных числа. Составим таблицу истинности:
-
a
B
S
P
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
Рисунок - Принципиальная схема и условное обозначение полусумматора
Полусумматор позволяет осуществлять сложение двух одноразрядных чисел, формируя при этом сумму S этого разряда и перенос P в следующий. При сложении многоразрядных чисел в каждом текущем разряде необходимо осуществить операцию сложения трех величин. А, В а так же перенос из предыдущего разряда .
ai+bi=Pis+Si
Si+Pi=P(i+1)SSiP
PiS+P(i+1)S=PSP
ai |
bi |
Pi |
Si |
Pis |
Sip |
P(i+1)s |
Psp |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
Рисунок - Схема суммирования
Операция сложения в полном одноразрядном сумматоре разбивается на три этапа: первоначально складываются значения a и b, формируя при этом первую частную сумму Si и первый частный перенос Рis. На втором этапе к частной сумме Si добавляется перенос из предыдущего разряда Pi. В результате в текущем разряде формируется сумма с учетом переноса Sip и второй частный перенос P(i+1)s. Для формирования переноса в следующий разряд Psp необходимо сложить оба частных переноса Pis и P(i+1)s. Однако, учитывая тот факт, что эти частные переносы не могут быть равными единице одновременно, для их арифметического сложения достаточно использовать элемент «ИЛИ». (элементы «ИЛИ» и «Исключающее ИЛИ» отличаются лишь последней строкой таблицы истинности)
Сложение многоразрядных чисел
Рисунок – Схеме сложения многоразрядных чисел
Схема позволяет достаточно просто производить суммирование двух чисел произвольных разрядов. Однако, сумма и перенос в более старших разрядах формируется по последовательной схеме. Сначала формируется перенос в более младшем, затем сумма и перенос в более старшем разряде. Таким образом, формирование значений сумм и переносов в каждом разряде сопряжено с задержкой, кратность которой равна числу складываемых разрядов.
Существуют так называемые схемы ускоренного переноса, строящиеся по параллельной схеме и позволяющие формировать перенос в каждом разряде за один такт. Однако, схемы достаточно громоздки и сложность схемы напрямую зависит от разрядности складываемых чисел.
