- •1. Понятие логической переменной и логической функции. Основные логические соотношения и операции над одной и двумя переменными. Закон Де Моргана.
- •2.Правила и законы Булевой алгебры
- •3. Реализация основных логических операций и, или, не на базе логических элементов и-не, или-не.
- •9. Мажоритарный элемент: схемная реализация на базовых логич. Элементах.
- •10. Цифровой компаратор: таблица переключений, схемная реализация.
- •11. Суммирование двоичных чисел с учетом переноса из младшего разряда. Описание процесса, реализация на базовых логических элементах.
- •12. Дешифраторы: таблица переключений и реализация дешифратора 2х4 на элементах и-не. Дешифраторы-демультиплексоры.
- •13. Мультиплексоры: логическая функция мультиплексора 4х1, реализация на элементах и-не.
- •14. Постоянное запоминающее устройство: назначение, типы. Схемная реализация пзу с пережиганием металлических перемычек.
- •15. Асинхронный rs-тpиггеp, реализация на базовых логических элементах и-не, или-не. Rs-тpиггеp для подавления дребезга контактов.
- •16. Статический синхронный rs-тpиггеp. Статический синхронный d-тpиггеp. Rs-тpиггеp типа ms: особенности работы, реализация на синхронных rs-тpиггеpах.
- •Динамический синхронный
- •19. Асинхронные счетчики-делители частоты на динамических триггерах. Организация модуля счета асинхронного счетчика не равного степени 2.Достоинства, недостатки. Асинхронный 3-х разрядный
- •20. Синхронные счетчики-делители частоты на jk-тpиггеpах. Hаpащивание синхронных счетчиков. Достоинстива, недостатки.
- •21. Реверсивные двоичные счетчики: схемная реализация, особенности работы.
- •22. Регистры сдвига: назначение, схемная реализация на d-тpиггеpах.
- •23. Оперативное запоминающее устройство: назначение, реализация триггерной схемы.
- •24. Цифро-аналоговый преобразователь: схема с матрицей сопротивлений r-2r-4r-8r. Достоинства, недостатки.
- •25. Цифро-аналоговый преобразователь: схема с матрицей сопротивлений r-2r. Достоинства.
- •26. Аналого-цифровые преобразователи: назначение, ошибки преобразования, способы уменьшения динамических ошибок преобразования. Виды ацп, сравнительная оценка.
- •27. Параллельный ацп: схема, достоинства, недостатки.
- •28. Ацп поразрядного уравновешивания: схема, достоинства, недостатки.
- •29. Ацп последовательного счета с предварительным преобразованием напряжения во временной интервал: схема, работа, достоинства, недостатки.
- •30. Метод двойного интегрирования в ацп последовательного счета.
- •31. Следящий ацп последовательного счета: схема, работа, достоинства,
- •32.Счетчик Джонсона.
- •33. Делители с переменным коэффициентом деления.
16. Статический синхронный rs-тpиггеp. Статический синхронный d-тpиггеp. Rs-тpиггеp типа ms: особенности работы, реализация на синхронных rs-тpиггеpах.
C |
R |
S |
Qk |
0 |
0 |
0 |
Qk-1 |
0 |
0 |
1 |
Qk-1 |
0 |
1 |
0 |
Qk-1 |
0 |
1 |
1 |
Qk-1 |
1 |
0 |
0 |
Qk-1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
X |
Сигнал С=0
запрещает прохождение входных управляющих
сигналов R и S
и на выходе о
боих
вентилей формируются логические «0»
при любых входных комбинациях. Триггер
будет находиться в режиме хранения до
тех пор, пока C не станет
активным. При активном С (С=1) по входам
R и S триггер
ведет себя как обычный асинхронный
RS-триггер. Для того чтобы
процесс синхронизации осуществлялся
в полной мере, при проектировании схем
следует избегать изменения сигналов R
и S пока сигнал пока сигнал
C=1. Обращает на себя
внимание некоторая избыточность входов.
В режиме хранения сигнал C
можно сделать равным 0, а в режиме
установки и сброса сигналы R
и S взаимоисключающие. Их
можно объединить в один с помощью
инвертора. Объединенный вход называют
D (Delay)
Триггер называют статическим синхронным
D-триггером или триггером
задержки.
C |
D |
Qk |
0 |
0 |
Qk-1 |
0 |
1 |
Qk-1 |
1 |
0 |
0 |
1 |
1 |
1 |
Пока сигнал С был не активен триггер находился в хранения и формировал например «0». При сигнале С=1 триггер становится «прозрачным» и повторяет любые изменения состояния входа D с точностью до времени задержки переключения триггера. В момент перехода сигнала C в «0» триггер запоминает последнее состояние входа D на момент перехода сигнала С в «0».
Δt
3Δt
3Δt
2Δt
П
ерепад
логического уровня из «0» в «1» вызывает
последовательное переключение инверторов
с задержкой Δt на каждом.
В итоге на входах выходного конъюнктора
на непродолжительное 3Δt
присутствует, когда на обоих входах
«1». Следовательно, на выходе конъюнктора
формируется импульс длительностью 3Δt
с задержкой Δt от прихода
положительного перепада сигнала
синхронизации. Таким образом, можно
решить задачу синхронизации и запоминания
составного входа D (либо
R и S) в строго
определенные моменты времени.
Динамический синхронный
RS-триггер структуры M-S.
Решить задачу дозированного прохождения информации со входа на выход можно методом шлюзования (тамбура), устройства, имеющего 2 «двери» при этом всегда одна «дверь» закрыта. Обычный инвертор формирует требуемую логику открывания «дверей». Устройства получили название M-S (Master - Slave).
Пока сигнал C равен «1» входы M-триггера открыты, S-триггера закрыты. Любые изменения сигналов R и S передаются на выход M-триггера и не передаются на выход S-триггера. В момент поступления отрицательного перепада сигнала синхронизации M-триггер запоминает состояние входов R и S этот момент времени и это же состояние передается на выход устройства. В момент поступления положительного перепада сигнала синхронизации вновь открываются входы M-триггера и закрываются входы S-триггера, происходит все в том же порядке, что и в первом случае. В момент поступления отрицательного перепада сигнала синхронизации M-триггер запоминает состояние своих входов и передает это состояние на выход S-триггера. Устройство запоминает состояние сигналов R и S на момент прихода отрицательного перепада сигнала синхронизации.
Возможна ситуация, когда входы M-триггера уже открыты, входы S-триггера еще не закрыты (положительный перепад C). Однако длится эта ситуация всего Δt и практически не сказывается на работе устройства (теряется в M-триггере). Эти триггеры называют динамическими.
- триггер, работающий по положительному перепаду.
- триггер, работающий по отрицательному перепаду.
Работа динамического RS-триггера в счетном режиме
Рисунок – Временная диаграмма работы динамического RS-триггера в счетном режиме
Рисунок – Схема включения динамического RS-триггера в счетном режиме
Для организации счетного режима триггеру необходимо завести обратные связи, так как состояние информационных входов должно изменяться с приходом каждого импульса синхронизации. При этом работа триггера описывается системой:
Пусть в исходном состоянии триггер сброшен – Q = 0; соответственно R = 0, S = 1. С приходом очередного импульса синхронизации триггер устанавливается в соответствии с состоянием входов R и S, однако сам процесс занимает некоторое время tз. Переключение триггера вызывает смену состояния входов R и S. Однако это не приводит к изменению состояния триггера, так как изменение произошло после того как появился сигнал синхронизации. Изменить свое состояние на обратное триггер может только с приходом очередного положительного перепада С. Таким образом с приходом каждого синхронизации триггер меняет свое состояние на противоположное, то есть реализуется счетный режим.
При этом длительность импульса на выходе Q всегда равна периоду следования тактовых импульсов Tc. Период выходных импульсов 2Тс. Из этого следует, что в счетном режиме триггер осуществляет деление частоты синхронизации на 2. Скважность импульсов на выходе всегда равна 2. Это наиболее верный путь получения последовательности типа «меандр».
17. JK-тpиггеp типа MS: особенности работы, схемная реализация.
Динамический JK-триггер системы MS
Рисунок – JK-триггер системы MS
J |
K |
QK-1 |
QK |
S |
R |
0 |
0 |
0 |
0 |
0·0=0 |
0·0=0 |
0 |
0 |
1 |
1 |
0·1=0 |
0·1=0 |
0 |
1 |
0 |
0 |
0·1=0 |
0·1=0 |
0 |
1 |
1 |
0 |
0·0=0 |
1·1=1 |
1 |
0 |
0 |
1 |
1·1=1 |
0·0=0 |
1 |
0 |
1 |
1 |
0·1=0 |
0·1=0 |
1 |
1 |
0 |
1 |
1·1=1 |
0·1=0 |
1 |
1 |
1 |
0 |
0·1=0 |
1·1=1 |
Сигналы J и K по своим функциональным возможностям сильно напоминают сигналы R и S, то есть триггер может работать в режиме хранения (J=K=0; R=S=1), в режиме сброса (K=1; J=0; R=1; S=0), либо в режиме установки (J=0; K=0; S=1; R=0). Однако существенным отличием является возможность подачи на входы J и K логической единицы одновременно. Для RS-триггера такая ситуация исключается. В режиме, когда J=K=1 JK-триггер начинает работать в счетном режиме, то есть изменять свое состояние на противоположное с приходом каждого импульса синхронизации.
За счет того,
что триггер имеет два взаимоисключающих
сигнала обратной связи (если
,
то
)
один из вентилей по пути следования
сигналов J и K
всегда закрыт. Это означает, что на входы
R и S М-триггера
один из сигналов J или K
не проходит, то есть М-триггер может
однократно изменить свое состояние,
например перейти из нуля в единицу, если
открыт вентиль для J, в
случае, если S-триггер
находится в состоянии 0. Вернуться в
исходное нулевое состояние М-триггер
не может, поскольку прохождение сигнала
К закрыто. Состояние S-триггера
равно 0.
Если для RS-триггера структуры МS перепись состояния М-триггера в S-триггер осуществлялась по положительному (отрицательному) перепаду сигнала синхронизации, при этом фактически запоминалось состояние входов R и S на этот момент времени, то для JK-триггера ситуация иная. JK-триггер может только один раз изменить свое состояние в соответствии с изменением состояния М-триггера. При этом состояние входов J и K не всегда будут определять состояние выходов на момент прихода активного перепада сигнала синхронизации.
Для исключения неопределенности состояния триггера следует избегать изменения состояния входов J и K в момент, когда С открывает входы управления R и S М-триггера.
Если в вентили, составляющие S-триггер, ввести по дополнительному входу управления, появляется возможность асинхронно управлять состоянием S-триггера, в независимости от состояния М-триггера и сигналов синхронизации. Соответственно, дополнительные входы называют входами асинхронного сброса либо установки, и весь триггер будет иметь название «Динамический JK-триггер структуры MS с возможностью асинхронного сброса и установки».
Двоичные счетчики.
- конечные автоматы, циклически переходящие из одного состояния в другое под действием запускающих импульсов синхронизации, при этом вводят понятие модуль счета.
Модуль счета (Ксч) – количество тактовых импульсов, которые необходимо подать на вход счетчика, чтобы вернуться в исходное состояние.
Простейшим счетчиком является триггер, работающий в счетном режиме (Ксч=2). Для определения требуемого числа триггеров для реализации требуемого Ксч необходимо взять n=log2 Ксч. Если n – целое, то такой счетчик называют двоичным. Если n – не целое, то такой счетчик не двоичный, при этом необходимо взять n – ближайшее большее целое.
Состояние счетчика описывается состоянием его триггеров. Счетчики различают:
- с естественным порядком счета, когда состояние счетчика с приходом каждого импульса синхронизации изменяется на 1;
- с произвольным порядком счета (3,5,1,8 и т.д.)
Счетчики с естественным порядком счета различаются на суммирующие (когда с приходом каждого импульса синхронизации состояние счетчика увеличивается на 1) и вычитающие (когда с приходом каждого импульса синхронизации состояние счетчика уменьшается на 1)
Счетчики: синхронные (все триггеры переключаются одновременно) и асинхронные (в которых триггеры переключаются последовательно)
|
Q3 |
Q2 |
Q1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
2 |
0 |
1 |
0 |
3 |
0 |
1 |
1 |
4 |
1 |
0 |
0 |
5 |
1 |
0 |
1 |
6 |
1 |
1 |
0 |
7 |
1 |
1 |
1 |
8 |
0 |
0 |
0 |
9 |
0 |
0 |
1 |
. . . |
. . . |
. . . |
. . . |
