- •1. Понятие логической переменной и логической функции. Основные логические соотношения и операции над одной и двумя переменными. Закон Де Моргана.
- •2.Правила и законы Булевой алгебры
- •3. Реализация основных логических операций и, или, не на базе логических элементов и-не, или-не.
- •9. Мажоритарный элемент: схемная реализация на базовых логич. Элементах.
- •10. Цифровой компаратор: таблица переключений, схемная реализация.
- •11. Суммирование двоичных чисел с учетом переноса из младшего разряда. Описание процесса, реализация на базовых логических элементах.
- •12. Дешифраторы: таблица переключений и реализация дешифратора 2х4 на элементах и-не. Дешифраторы-демультиплексоры.
- •13. Мультиплексоры: логическая функция мультиплексора 4х1, реализация на элементах и-не.
- •14. Постоянное запоминающее устройство: назначение, типы. Схемная реализация пзу с пережиганием металлических перемычек.
- •15. Асинхронный rs-тpиггеp, реализация на базовых логических элементах и-не, или-не. Rs-тpиггеp для подавления дребезга контактов.
- •16. Статический синхронный rs-тpиггеp. Статический синхронный d-тpиггеp. Rs-тpиггеp типа ms: особенности работы, реализация на синхронных rs-тpиггеpах.
- •Динамический синхронный
- •19. Асинхронные счетчики-делители частоты на динамических триггерах. Организация модуля счета асинхронного счетчика не равного степени 2.Достоинства, недостатки. Асинхронный 3-х разрядный
- •20. Синхронные счетчики-делители частоты на jk-тpиггеpах. Hаpащивание синхронных счетчиков. Достоинстива, недостатки.
- •21. Реверсивные двоичные счетчики: схемная реализация, особенности работы.
- •22. Регистры сдвига: назначение, схемная реализация на d-тpиггеpах.
- •23. Оперативное запоминающее устройство: назначение, реализация триггерной схемы.
- •24. Цифро-аналоговый преобразователь: схема с матрицей сопротивлений r-2r-4r-8r. Достоинства, недостатки.
- •25. Цифро-аналоговый преобразователь: схема с матрицей сопротивлений r-2r. Достоинства.
- •26. Аналого-цифровые преобразователи: назначение, ошибки преобразования, способы уменьшения динамических ошибок преобразования. Виды ацп, сравнительная оценка.
- •27. Параллельный ацп: схема, достоинства, недостатки.
- •28. Ацп поразрядного уравновешивания: схема, достоинства, недостатки.
- •29. Ацп последовательного счета с предварительным преобразованием напряжения во временной интервал: схема, работа, достоинства, недостатки.
- •30. Метод двойного интегрирования в ацп последовательного счета.
- •31. Следящий ацп последовательного счета: схема, работа, достоинства,
- •32.Счетчик Джонсона.
- •33. Делители с переменным коэффициентом деления.
12. Дешифраторы: таблица переключений и реализация дешифратора 2х4 на элементах и-не. Дешифраторы-демультиплексоры.
Дешифратор (полный, линейный) – устройство, однозначно отображающее поступающий на его вход двоичный код появлением информационного уровня на одном из его выходов, при этом для полного дешифратора характерно при n входах – 2n выходов.
a |
b |
y1 |
y2 |
y3 |
y4 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
1 |
a y4
Для того, чтобы информационным уровнем
сделать уровень «0», достаточно выходы
взять с инверсией результата
y3
b y2
0
y1
a
1 y2
информационный уровень «1»
2 y3
b
3 y4
Часто некоторые информационные входные сигналы могут иметь активный управляющий уровень «0», при этом на схеме данный сигнал также снабжают значком инверсии.
Д
ешифраторы
могут быть неполными, например BIN
DEC, имеющий 4 входа, 10
выходов. Наличие информационного уровня
на одном из выходов вызывает зажигание
одного из 10 катодов, выполненного в виде
арабской цифры. Для неполных дешифраторов
подача двоичного кода, отображающего
цифру >9 не допускается.
Семисегментный дешифратор.
- позволяет отображать поступающий на вход двоичный вход в виде цифры, формируемой из семи сегментов для BIN-DEC дешифратора, либо дополнительно 6 букв для полного дешифратора.
1 DC a 2 b 4 c 8 d e f H g
a
f b 0-a,b,c,d,e,f 1-b,c
g ………….
A-a,b,c,e,f,g B-c,d,e,f,g
e c F-a,e,f,g
d
x1 |
x2 |
x3 |
x4 |
a |
b |
c |
d |
e |
f |
g |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
. |
. |
. |
. |
. |
. |
. |
. |
. |
. |
. |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
Е
сли
I=0 – инвертор
I=1 – повторитель
Таким образом, сигнал I подается на общий провод ЖК-индикатора при условии, что форма этого сигнала будет меандр, формирующий знакопеременное напряжение с постоянной составляющей равной нулю.
Объединив все информационные входы x в один, а также убрав выходной объединяющий дизъюнктор получим устройство коммутирующее один входной информационный сигнал на несколько выходов под действием сигналов управления. Такое устройство называют демультиплексор, которое в частном случае при x=1 превращается в обычный дешифратор (дешифратор – мультиплексор). V – информационный вход.
