3 Комбинационные логические
СХЕМЫ (У3,У4 У5).
Комбинационные логические схемы (КЛС) или цифровые устройства комбинационного типа (КЦУ) – это автоматы без памяти. Каждый символ на выходе определяется лишь символами, действующими на входе в данный момент времени и не зависит от того, какие символы были раньше.
В данном разделе нам необходимо выполнить операцию умножения двоичных чисел, для этого используются устройства – конъюнктуры или логические устройства «И».
На рис.3.1 показаны комбинационные схемы, предназначенные для перемножения чисел, заданных в двоичной системе счисления.
При умножении чисел А и В образуются частичные произведения:
А5В1, А4В1, А3В1, А2В1, А1В1 – 1-ое частичное произведение.
А5В2, А4В2, А3В2, А2В2 , А1В2 – 2-ое частичное произведение.
А5В3, А4В3, А3В3, А2В3 , А1В3 – 3-е частичное произведение.
А5В4, А4В4, А3В4, А2В4 , А1В4 – 4-е частичное произведение.
А5В5, А4В5, А3В5, А2В5 , А1В5 А5В1, А4В1, А3В2, А2В2 , А1В2
Для перемножение поразрядно чисел А и В используем микросхему К555ЛИ2.
Рисунок 3.1. Комбинационные логические схемы.
4 Выбор регистра (у6, у7)
Регистр — последовательное или параллельное логическое устройство, используемое для хранения n-разрядных двоичных чисел и выполнения преобразований над ними. Регистр - строится в виде набора триггеров, каждый из которых предназначается для хранения цифр определённого числа. Следовательно, для хранения цифр n-разрядного числа нужен регистр, содержащий n-триггеров. Регистры также используются для выполнения следующих функций: сдвиг хранимого в регистре числа на определённое число разрядов вправо или влево; преобразование числа из параллельной формы в последовательную форму и наоборот.
В зависимости от формы представления числа, вводимого в регистр, регистры делятся на два типа: последовательные и параллельные.
В параллельном регистре все разряды числа поступают на вход одновременно.
В последовательный регистр, ввод числа производится путём передачи цифр отдельных разрядов (обычно начиная с младшего разряда).
Сброс триггеров происходит при подаче логического нуля на вход R.
Регистры сдвига. Регистры с последовательным приемом или выдачей информации называются сдвиговыми регистрами или регистрами сдвига. Регистры сдвига могут выполнять функции хранения и преобразования информации. Они могут быть использованы для построения умножителей и делителей чисел двоичной системы счисления, так как сдвиг двоичного числа влево на один разряд соответствует умножению его на два, а сдвиг вправо - делению на два. Регистры сдвига широко используются для выполнения различных временных преобразований цифровой информации (преобразование параллельного кода в последовательный). Регистры сдвига могут служить также в качестве элементов задержки сигнала, представленного в цифровой форме.
5 Выбор сумматора (у8, у9)
Далее нам необходимо сложить полученные частичные произведения, эту операцию производят устройство, называемые сумматорами. Сумматор – это цифровое устройство, предназначенное для арифметического сложения двух чисел.
Одноразрядный полный сумматор представляет собой логическую цепь, вырабатывающую сигнал одного разряда суммы S и переноса P при сложении двух двоичных чисел. Полный сумматор имеет на входе два слагаемых и один перенос, на который подается сигнал с выхода переноса соседнего младшего разряда.
Сумматор не обладает памятью, то есть информация на его выходе меняется при изменении входных сигналов. Сумматор работает в соответствии с таблицей состояний.
Многоразрядный сумматор- сумматор паралельного действия содержит одноразрядные сумматоры, число которых равно разрядности суммируемых двоичных слов.При суммировании многоразрядных чисел сумматоры включаются покаскадно, для чего выход P1 предыдущего разряда соединяется со входом P0 последующего.
Вычитание двоичных чисел производится также с помощью сумматора. При этом операцию вычитания заменяют операцией суммирования путем замены кода уменьшаемого числа на дополнительный, а разряд переполнения P не учитывается. Добавление единицы реализуется выдачей сигнала «1» на вход переноса сумматора самого младшего разряда.
Согласно нашему заданию, для операции суммирования нам понадобится три четырехразрядных сумматора.
Рисунок – 4.1 Микросхема К155ИМ3