10.6. Риски сбоя
Задержки в элементах и межсоединениях логических ИС ограничивают быстродействие и влияют на их работу. Они могут явиться причиной появления сбоя. Риском сбоя называется возможность появления на выходе цифрового устройства сигнала, не предусмотренного алгоритмом его работы и могущего привести к ложному срабатыванию. Отметим, что риск сбоя представляет собой только возможность ложного срабатывания. Конкретная цепь может давать риск сбоя, а может и не давать, причем даже при наличии риска сбоя может отсутствовать ложное срабатывание, следовательно, риск сбоя представляет собой аналогметоданаихудшего случая наэтапе схемотехнического проектирования.
Различают статические и динамические риски сбоя.
Статический риск сбоявозникает, когда состояние выхода по логике работы схемы должно оставаться неизменным, но происходит его кратковременные изменения (см. рис.10.2 ирис.10.3).
Рис.10.2.Статический единичный риск сбоя:
а – на элементе ИЛИ; б – на элементе И-НЕ
Рис.10.3.Статический нулевой риск сбоя:
а – на элементе И; б – на элементе ИЛИ-НЕ
Кратковременное изменение состояния выхода типа 1-0-1 называется статическим единичным риском сбоя, кратковременное изменение состояния выхода типа 0-1-0 – статическим нулевым риском сбоя. Возможность появления в проектируемой схеме ложных переходов типа 1-0-1 или 0-1-0 может быть обнаружена на этапе минимизации логической функции. Для выявления статического риска сбоя требуется выполнять синхронное трёхзначное моделирование.
Рис.10.4.Выявление динамического риска сбоя:
а – анализируемая логическая схема;б – временные диаграммы работы схемы
Динамический риск сбоя возникает в тех случаях, когда вместо однократного перехода с одного уровня на другой в соответствии с логикой работы схемы на выходе происходят многократные переходы (0-1-0-1 вместо 0-1; 1-0-1-0 вместо 1-0). Такие ситуации могут появиться в схемах, где какой-либо сигнал проходит по трем и более путям и каждый путь имеет различные задержки распространения сигнала(см. рис.10.4).
Для выявления динамического риска сбоя необходимо, по меньшей мере, пятизначное синхронное моделирование. Заметим, что существуют схемные решения, позволяющие избавиться от рисков сбоя.
Лекция 11
Топологическое проектирование
Просто не знаю, кто я сейчас такая. Нет, я конечно, примерно, знаю, кто такая я была утром, когда встала, но с тех пор я всё время то такая, то сякая – словом, какая-то не такая.
Льюис Кэрролл, «Алиса в Стране чудес»
Результатом процесса проектирования ИС является топология (лэйаут –layout)– детальное геометрическое описание всех слоёв будущего кристалла, соответствующее электрической схеме. В каждом слое имеется определенное число фигур, расположенных относительно друг друга. Комбинация определенных фигур соответствует элементам электрической схемы, например, транзисторам.
Соединения между элементами выполняются в соответствии с принципиальной электрической схемой. Они реализуются в виде металлизированных или поликремниевых дорожек. Чтобы избежать пересечения металлических дорожек, соединения выполняют в различных слоях топологии. Количество слоев зависит от технологии изготовления ИС. Некоторые размеры топологии (например, размеры эмиттерной области биполярного транзистора) определяют ее электрические свойства, другие (расстояние между фигурами одного слоя или допуски на совмещение фигур разных слоев) должны удовлетворять конструкторско-технологическим ограничениям (КТО).
Разработка топологии ИС заключается в решении следующих взаимосвязанных задач:
Синтез топологии;
Контроль топологии;
Проектирование фотошаблонов.
Задачами синтеза топологии являются:
Разработка библиотеки элементов;
Разбиение схемы на части –декомпозиция электрической схемы;
Размещение элементов на кристалле;
Трассировка– проведение соединений между эквипотенциальными выводами элементов.
При этом руководствуются рядом критериев, таких как:
Минимизация занимаемой площади;
Минимизация суммарной длины межсоединений;
Равномерное распределение температуры теплового поля.
Контроль топологии –верификация– требует решения таких задач как:
проверка конструкторско-технологических ограничений;
проверка соответствия топологии электрической схеме;
восстановление электрической схемы из топологии с учётом возникающих в кристалле паразитных элементов – экстракция.
Задачи проектирования фотошаблонов:
Представление топологии в виде набора областей, которые могут быть обработаны микрофотонаборной установкой или генератором изображений;
Преобразование описания фотооригинала в последовательность команд для технологического оборудования в соответствующем формате.