- •Мп и их роль в современных компьютерах, cisc, risc и epic мп:
- •Поэтому, для risc – процессоров характерно:
- •К преимуществам мп с risc – архитектурой можно отнести:
- •Краткая история развития мп семейства х86:
- •4. Перспективы развития микропроцессорной техники.
- •Основные причины и результаты усовершенствования мп семейства х86:
- •Системные регистры мп семейства х86:
- •Дескрипторные таблицы Дескрипторные таблицы
- •Назначение и структура дескрипторов кода и данных:
- •Назначение и структура системных дескрипторов:
- •Назначение и структура дескрипторов шлюзов:
- •Теневые регистры и их назначение:
- •Регистр флагов и назначение его отдельных битов:
- •Принцип формирования линейных адресов в реальном режиме работы мп семейства х86:
- •Принцип формирования линейных адресов в защищенном режиме работы мп в семействе х86:
- •Страничное преобразование адресов, ее назначение и принцип реализации:
- •Источники и разновидности запросов прерываний процессора:
- •Организация системы прерываний в реальном режиме работы процессоров семейства х86:
- •Организация системы прерываний в защищенном режиме работы процессоров семейства х86:
- •Организация общей (базовой) защиты в мп х86:
- •Защита по привилегиям сегментов и ее организация:
- •Защита по привилегиям команд:
- •Принципы организации многозадачного режима работы:
- •Сегмент состояния задачи, его структура и назначение:
- •Принципы, лежащие в основе использования кэш-памяти, и организация кэш-памяти прямого отображения:
- •Принципы организации полностью ассоциативной и множественно-ассоциативной кэш-памятей:
- •Принципы организации целостности данных в подсистеме памяти с кэшированием:
- •Описание блок-схем алгоритмов обслуживания запросов в подсистеме памяти с кэшированием:
- •4. Двухуровневое кэширование.
- •Принципы организации конвейерной обработки сигналов в мп х86:
- •Циклы шины и режимы работы мп х86:
- •2. Реальный режим (r86)
- •3. Защищенный режим (p – режим)
- •4. Виртуальный режим (v86)
- •5. Режим smm
- •Принципы организации пакетного режима обмена информацией:
- •Основные особенности микроархитектуры Intel Sandy Bridge и ее структурная схема:
- •Сущность принципа «динамического исполнения команд»:
- •Структурная схема ядер мп Sandy Bridge и их функционирование:
- •Необходимость и общие принципы функционирования блока предсказаний ветвлений:
- •Необходимость предварительного и основного декодирования инструкций х86 в мп микроархитектуры Sandy Bridge:
- •Функционирование системы обнаружения программных циклов и суть работы блока pcu в мп микроархитектуры Sandy Bridge:
- •Сущность технологий макро- и микрослияний инструкций и микрокоманд в мп микроархитектуры Sandy Bridge:
Поэтому, для risc – процессоров характерно:
резкое уменьшение числа машинных команд (до нескольких десятков). Они просты и реализуют одну простую операцию;
выполнение любой команды обычно занимает всего один такт;
отсутствие косвенной адресации;
отделение команд обработки от команд обращения к памяти. Для этого команды обработки используют обширный набор РОН (от 32 до 128 и больше регистров по сравнению с 8…16 регистрами РОН, используемыми в CISC – процессорах). Это позволяет большему объему данных храниться в РОН на кристалле МП большее время и, следовательно, позволяет процессору реже обращаться к оперативной памяти, а также упрощает работу компилятора по распределению регистров под переменные;
форматы команд фиксированы, что позволяет гораздо проще декодировать их аппаратными методами;
для обработки, как правило, используются трехадресные команды, что помимо упрощения декодирования команд дает возможность сохранять большое число переменных в регистрах без их последующей перезагрузки.
К преимуществам мп с risc – архитектурой можно отнести:
1. Производительность МП повышается, за счет использования большого объема регистровой памяти и, в связи с этим, использованием команд обработки типа регистр-регистр;
2. RISC – система команд позволяет легче повысить производительность процессоров путем введения так называемой суперскалярной обработки, при которой на параллельные конвейеры, одновременно, выдается на обработку несколько команд.
С другой стороны МП RISC – архитектуры имеют и недостатки, а именно:
Трансляция команд с языка высокого уровня в компьютерах RISC - архитектуры осуществляется существенно сложнее, не говоря уже о гораздо большем неудобстве программирования на соответствующем языке Ассемблера.
Поскольку, при этом, сложные команды реализуются в виде подпрограмм RISC – команд, то довольно существенно увеличивается требуемый объем программной памяти по сравнению с CISC – архитектурой.
Меньшее разнообразие команд в них ведет к увеличению числа ветвлений. А это обстоятельство, даже при хорошей работе блока предсказания ветвлений, ведет к общему снижению производительности.
Особенности RISC – архитектуры привели к тому, что RISC процессоры стали распространяться главным образом в тех компьютерах, в которых быстродействие выступает на передний план (серверы, рабочие станции). В персональных же компьютерах и Mainframes преобладали МП с CISC – системой команд.
Первое время, после создания МП с RISC – системой команд между сторонниками CISC и RISC – архитектур велась яростная дискуссия о преимуществах и недостатках этих систем. Однако к настоящему времени эта борьба затихла и затихла по двум причинам.
Каждая архитектура определила свою предпочтительную область применения, указанную выше.
Совершенствование технологического процесса достигло такого уровня, что трудности в размещении блоков операционной и управляющей частями процессора на кристалле перестали быть критическими.
В современных процессорах наблюдается тенденция использования как бы некоторой смешанной архитектуры. Так уже в последних типах МП корпорации Intel: серий Pentium, Intel Core 1 и 2, а также фирмы AMD: серий Atlon и Phenom I и II, основная система CISC - команд, предоставляемая пользователю, внутри МП, автоматически, программным или аппаратным образом, преобразуются в RISC – команды, которые уже непосредственно декодируются и также аппаратно. При этом, для увеличения используемых регистров общего назначения используется, например, такой прием, как переименование регистров. Таким образом, в этом случае удобство программирования, компилирования и экономии программной памяти, присущее CISC – архитектуре, сочетается с эффективными способами повышения производительности, которые характерны для RISC – архитектуры.
В последнее время стали выделять еще, так называемую, EPIC – архитектуру (EPIC - Explicitly Parallel Instruction Computing – технология вычислений с заданным, (явным) параллелизмом команд). Она используется, например, в 64-разрядных МП Itanium и Itanium II, разработанных корпорацией Intel совместно с корпорацией HP (Hewlett-Packard). Эта технология также позволяет параллельно обрабатывать большое число команд, но в отличие от других технологий параллельной обработки, которые используются, например, в МП типа Pentium, или Intel Core, она не загружает ценные ресурсы процессора для выяснения того, какие именно команды могут быть обработаны параллельно. При использовании технологии EPIC эти решения заблаговременно принимаются программными компиляторами, так что код поступает в процессор как бы уже отформатированным для параллельной обработки несколькими конвейерами. При этом компилятор не только освобождает процессор от решения этих задач, но и решает их быстрее, так что в процессе параллельной обработки выполняется больший объем работ.