- •Мп и их роль в современных компьютерах, cisc, risc и epic мп:
- •Поэтому, для risc – процессоров характерно:
- •К преимуществам мп с risc – архитектурой можно отнести:
- •Краткая история развития мп семейства х86:
- •4. Перспективы развития микропроцессорной техники.
- •Основные причины и результаты усовершенствования мп семейства х86:
- •Системные регистры мп семейства х86:
- •Дескрипторные таблицы Дескрипторные таблицы
- •Назначение и структура дескрипторов кода и данных:
- •Назначение и структура системных дескрипторов:
- •Назначение и структура дескрипторов шлюзов:
- •Теневые регистры и их назначение:
- •Регистр флагов и назначение его отдельных битов:
- •Принцип формирования линейных адресов в реальном режиме работы мп семейства х86:
- •Принцип формирования линейных адресов в защищенном режиме работы мп в семействе х86:
- •Страничное преобразование адресов, ее назначение и принцип реализации:
- •Источники и разновидности запросов прерываний процессора:
- •Организация системы прерываний в реальном режиме работы процессоров семейства х86:
- •Организация системы прерываний в защищенном режиме работы процессоров семейства х86:
- •Организация общей (базовой) защиты в мп х86:
- •Защита по привилегиям сегментов и ее организация:
- •Защита по привилегиям команд:
- •Принципы организации многозадачного режима работы:
- •Сегмент состояния задачи, его структура и назначение:
- •Принципы, лежащие в основе использования кэш-памяти, и организация кэш-памяти прямого отображения:
- •Принципы организации полностью ассоциативной и множественно-ассоциативной кэш-памятей:
- •Принципы организации целостности данных в подсистеме памяти с кэшированием:
- •Описание блок-схем алгоритмов обслуживания запросов в подсистеме памяти с кэшированием:
- •4. Двухуровневое кэширование.
- •Принципы организации конвейерной обработки сигналов в мп х86:
- •Циклы шины и режимы работы мп х86:
- •2. Реальный режим (r86)
- •3. Защищенный режим (p – режим)
- •4. Виртуальный режим (v86)
- •5. Режим smm
- •Принципы организации пакетного режима обмена информацией:
- •Основные особенности микроархитектуры Intel Sandy Bridge и ее структурная схема:
- •Сущность принципа «динамического исполнения команд»:
- •Структурная схема ядер мп Sandy Bridge и их функционирование:
- •Необходимость и общие принципы функционирования блока предсказаний ветвлений:
- •Необходимость предварительного и основного декодирования инструкций х86 в мп микроархитектуры Sandy Bridge:
- •Функционирование системы обнаружения программных циклов и суть работы блока pcu в мп микроархитектуры Sandy Bridge:
- •Сущность технологий макро- и микрослияний инструкций и микрокоманд в мп микроархитектуры Sandy Bridge:
Назначение и структура системных дескрипторов:
К этому типу дескрипторов относятся:
Дескрипторы LDT (Local Descriptor Table – локальные таблицы дескрипторов).
Дескрипторы TSS (Task State Segment) – сегменты состояния задач.
Общий вид структуры дескрипторов этого типа представлен на рисунке III.6.
63 Байт 7 Байт 6 48 47 Байт 5 Байт 4 32
Базовый адрес сегмента (биты 31…24) |
G D 0 U
|
Предел сегмента (биты 19…16) |
Байт прав доступа (AR) |
Базовый адрес сегмента (биты 23…16) |
Базовый адрес сегмента (биты 15…0)
|
Размер (предел) сегмента (биты 15…0) |
|||
31 Байт 3 Байт 2 16 15 Байт 1 Байт 0 0
Рис.III.6 Формат дескриптора системных сегментов МП семейства х86
Дескрипторы системных сегментов отличаются от дескрипторов кода и данных только байтом прав доступа, а именно, его четырьмя младшими битами. Остальные биты выполняют те же функции. Формат байта прав доступа этих дескрипторов приведен на рисунке III.7.
7 6 5 4 3 2 1 0
P |
DPL |
S |
T Y P E |
Рис.III.7 Формат байта прав доступа системных сегментов.
Заметим сразу же, что поскольку описываются системные сегменты, то бит S (System), всегда будет равен нулю. Отметим также, что поскольку все системные объекты должны всегда находиться в физической оперативной памяти, то бит A у них отсутствует.
Поле уровня привилегий DPL используется только в дескрипторах сегментов состояния задач. Поскольку обращение к дескрипторам LDT возможно только по привилегированным командам, поле DPL для дескрипторов таблиц не используется.
Код в поле TYPE, определяет тип системного сегмента:
0010 – таблица локальных дескрипторов (LDT);
0001 – доступный сегмент состояния задачи МП i80286 (Available
TSS);
0011 – занятый сегмент состояния задачи МП i80286 (Busy TSS);
1001 – доступный сегмент состояния задачи МП i386+ (Available
TSS);
1011 – занятый сегмент состояния задачи МП i386+ (Busy TSS).
Остальные коды поля TYPE не используются. Анализируя коды поля TYPE можно видеть, что нулевое значение его старшего бита определяет то обстоятельство, что задача запрограммирована для решения на МП 80286, а единичное – то, что задача запрограммирована для решения на 32 разрядных МП i386+. Значение же первого бита (младший бит – нулевой), определяет либо то, что задача свободна (значение бита равно 0), либо то, что задача находится в процессе выполнения, или прервана другой задачей, и ждет своей очереди, чтобы закончить выполнение (значение бита равно 1).