- •Мп и их роль в современных компьютерах, cisc, risc и epic мп:
- •Поэтому, для risc – процессоров характерно:
- •К преимуществам мп с risc – архитектурой можно отнести:
- •Краткая история развития мп семейства х86:
- •4. Перспективы развития микропроцессорной техники.
- •Основные причины и результаты усовершенствования мп семейства х86:
- •Системные регистры мп семейства х86:
- •Дескрипторные таблицы Дескрипторные таблицы
- •Назначение и структура дескрипторов кода и данных:
- •Назначение и структура системных дескрипторов:
- •Назначение и структура дескрипторов шлюзов:
- •Теневые регистры и их назначение:
- •Регистр флагов и назначение его отдельных битов:
- •Принцип формирования линейных адресов в реальном режиме работы мп семейства х86:
- •Принцип формирования линейных адресов в защищенном режиме работы мп в семействе х86:
- •Страничное преобразование адресов, ее назначение и принцип реализации:
- •Источники и разновидности запросов прерываний процессора:
- •Организация системы прерываний в реальном режиме работы процессоров семейства х86:
- •Организация системы прерываний в защищенном режиме работы процессоров семейства х86:
- •Организация общей (базовой) защиты в мп х86:
- •Защита по привилегиям сегментов и ее организация:
- •Защита по привилегиям команд:
- •Принципы организации многозадачного режима работы:
- •Сегмент состояния задачи, его структура и назначение:
- •Принципы, лежащие в основе использования кэш-памяти, и организация кэш-памяти прямого отображения:
- •Принципы организации полностью ассоциативной и множественно-ассоциативной кэш-памятей:
- •Принципы организации целостности данных в подсистеме памяти с кэшированием:
- •Описание блок-схем алгоритмов обслуживания запросов в подсистеме памяти с кэшированием:
- •4. Двухуровневое кэширование.
- •Принципы организации конвейерной обработки сигналов в мп х86:
- •Циклы шины и режимы работы мп х86:
- •2. Реальный режим (r86)
- •3. Защищенный режим (p – режим)
- •4. Виртуальный режим (v86)
- •5. Режим smm
- •Принципы организации пакетного режима обмена информацией:
- •Основные особенности микроархитектуры Intel Sandy Bridge и ее структурная схема:
- •Сущность принципа «динамического исполнения команд»:
- •Структурная схема ядер мп Sandy Bridge и их функционирование:
- •Необходимость и общие принципы функционирования блока предсказаний ветвлений:
- •Необходимость предварительного и основного декодирования инструкций х86 в мп микроархитектуры Sandy Bridge:
- •Функционирование системы обнаружения программных циклов и суть работы блока pcu в мп микроархитектуры Sandy Bridge:
- •Сущность технологий макро- и микрослияний инструкций и микрокоманд в мп микроархитектуры Sandy Bridge:
Принципы организации целостности данных в подсистеме памяти с кэшированием:
Кэш-память содержит копии блоков информации, хранящейся в оперативной памяти системы. При работе процессора возможна запись новой информации в кэш-память, т.е. изменение данных в строках кэш-памяти. Вследствие этого приходится осуществлять соответствующую коррекцию информации в оперативной памяти, чтобы содержимое буфера кэш-памяти соответствовало содержимому оперативной памяти, другими словами, поддерживать целостность хранимых данных.
Существует два основных способа обновления информации в оперативной памяти, которые гарантируют, что при любых изменениях в кэш-памяти, по соответствующим адресам оперативной памяти, будут занесены новые текущие значения данных. Эти два способа определяют, как говорят, политику записи (Write Policy) кэш-контроллера при операции записи измененной строки кэш-памяти в оперативную память.
Первый способ носит название Write Through (WT) – сквозная запись. Суть этого метода заключается в том, что информация записывается одновременно как в буфер кэш-памяти, так и в оперативную память. Таким образом, процессору при каждой операции записи приходится выполнять относительно длительную запись в основную память. Этот способ прост в реализации и легко обеспечивает целостность данных за счет постоянного совпадения копий данных в кэш-памяти и основной памяти. Но эта простота оборачивается низкой эффективностью записи. Кроме того, он требует повышенного энергопотребления. Существуют варианты этого алгоритма с применением отложенной буферированной записи, при которой данные в основную память переписываются через FIFO – буфер во время свободных тактов шины.
Однако количество обращений к основной оперативной памяти можно сократить, если учесть, что записывать в нее копию блока целесообразно только в том случае, если содержимое его было изменено во время работы процессора но, согласно принципу LRU, соответствующую строку необходимо предоставить под новый блок информации. Это соображение и было положено в основу другой стратегии записи, обеспечивающей сохранение целостности данных.
Этот второй способ носит название Write Back (WB) – обратная запись. При этом методе каждая строка, в которую была процессором произведена запись, отмечается как грязная (dirty) или модифицированная, т.е. измененная, и требующая замены в основной памяти. Это осуществляется путем занесения 1 в специальный бит модифицирования, который придается каждой строке, и о котором уже было упомянуто ранее. Только после передачи блока данных, содержащегося в этой строке, в основную память строка становится чистой (clean), ее бит модифицирования сбрасывается в 0, и она может быть использована для кэширования других блоков данных без нарушения целостности данных. Однако сама выгрузка модифицированного блока памяти в оперативную память может быть отложена до наступления крайней необходимости, например, при необходимости записи в эту строку нового блока информации в соответствии с правилами принципа LRU. Эта стратегия выгрузки блоков памяти из кэш-памяти в основную память обеспечивает более высокую производительность. Но за это приходится платить дополнительным объемом электронного оборудования. Правда, степень интеграции современной элементной базы существенно ослабляет влияние этого фактора.
Безусловно, на эффективность работы кэш-памяти с такой организацией, немалое влияние оказывает количество входов (строк в группе). Чем их больше, тем выше будет ее производительность. Однако, при этом, увеличивается число требуемых сравнений старших разрядов адреса с тэгами, что ведет к усложнению схемы и увеличению времени запроса памяти.
