31. Сущность принципа «динамического исполнения команд»:

Современные процессоры реализуют динамическое выполнение программ, которое базируется на трех компонентах: 1) предсказании адреса перехода, 2) анализе потока данных, 3) опережающем или внеочередном исполнении программы.

Предсказание адреса перехода. Механизм пр.а.п. основывается на запоминании адреса перехода и анализе предыстории перехода, для чего процессор использует БАП, в котором запоминаются адреса переходов и специальные биты предыстории, которые несут информацию о том, имел ли место переход с данным адресом ранее. Это дает процессору возможность, не дожидаясь завершения анализа выполнения условия перехода, направлять в конвейер команды, начиная с адреса перехода. Это уменьшает простой и повышает производительность. Естественно если переход предсказан не правильно, то потребуется перегрузка конвейера. Наиболее эффективное предсказание перехода выполняется для циклов. Для современных процессоров вероятность правильного предсказания - 0.9. БПАП содержит БАП, который реализован как ассоциативная память. Каждая ячейка такой памяти способна хранить адрес перехода и биты предыстории. Когда команда условного перехода по какому либо адресу встречается первый раз, адрес перехода заносится в БАП и осуществляется установка определенных битов предыстории. Для каждой команды условного перехода осуществляется сравнение адреса перехода, указанного в команде с содержимым ячеек БАП. Если оказывается, что переход по такому адресу имел место, то по определённому алгоритму анализируются биты предыстории и предсказывается или не предсказывается переход. В микропроцессоре Pentium Pro БАП содержит 512 ячеек памяти и использует 4-х битовый код предыстории, который позволяет фиксировать до 4-х переходов.

Анализ потока данных и опережающее выполнение команд. В процессе выполнения программы процессор анализирует связи между командами и доступность операндов для команды. В соответствии с результатом такого анализа обеспечивается направление команд на исполнение, если все операнды оказываются доступными. Это позволяет осуществлять неупорядоченное выполнение команд. Опережающее выполнение команд позволяет эффективно заполнять конвейер процессора, уменьшить простой.

32. Структурная схема ядер мп Sandy Bridge и их функционирование:

Графическое ядро (Grafics – GPU)

Отличием графического ядра микропроцессоров архитектуры Sandy Bridge от микропроцессоров предыдущей архитектуры является в первую очередь то, что оно интегрировано в тот же кристалл, изготавливаемый по технологии 32 нм, что и все остальные компоненты процессора. Кроме того, оно отличается тем, что управление его производительностью и температурным режимом осуществляется не программным путем с помощью специального драйвера, а «системным агентом» на аппаратном уровне. В связи с этим, процессы изменения напряжения питания, тактовой частоты, производительности и энергопотребления встроенной графики реализуются в более широких пределах и с такой же высокой эффективностью, что и изменение параметров ядер процессора.

В целом, по заявлению представителей фирмы Intel, исполнительные блоки графического процессора обладают удвоенной пропускной способностью, по сравнению с предыдущим поколением интегрированной графики, а производительность вычислений с трансцендентными числами (тригонометрия, натуральные логарифмы и т.д.) за счёт акцента на использовании аппаратных вычислительных возможностей модели вырастает в 4-20 раз.

Заметим, что хотя физически модуль обработки медиа располагается, при архитектуре Sandy Bridge, в составе «системного агента», т.е. вне графического процессора, обработка медиа-данных при кодировании (сжатии) мультимедийных потоков осуществляется совместно с исполнительными блоками графического процессора. (Однако декодирование мультимедийных потоков осуществляется в «системном агенте» полностью аппаратным путем, в специальном модуле, обеспечивающим высокую производительность). Поэтому, несмотря на то, что интегрированная графика, как правило, в настоящее время уступает по производительности автономным видеокартам, тестирование поступивших в продажу микропроцессоров с архитектурой Sandy Bridge показало, что если исключить игровые приложения, используемая структура графики весьма перспективна.

Процессорные ядра

Процессорная микроархитектура Sundy Bridge по сравнению с предшествующими процессорами поколения Intel Core, гораздо больше соответствует требованиям, предъявляемым к современным системам обработки информации. Она обладает большей общей производительностью, существенно модернизировала вычисления с плавающей запятой, поддерживает расширенный набор векторных команд Intel AVX (Advanced Vector Extensions), которые играют большую роль для современных ресурсоемких приложений, включает специальный аппаратный модуль инструкций шифрования, а также содержит ряд оптимизаций для более эффективной виртуализации и исполнения серверных приложений. Учитывая тот факт, что новый набор команд Intel AVX может использоваться любыми приложениями, в которых значительная доля вычислений приходится на операции SIMD, наибольший прирост производительности новая технология даст для тех из них, что преимущественно выполняют вычисления с плавающей запятой и могут быть распараллелены. В качестве примера можно назвать программы обработки звука и аудиокодеки, программы для обработки изображений и видео, приложения для моделирования и финансового анализа, а также промышленные и инженерные приложения. Принципиальное отличие AVX от предыдущих наборов векторных инструций семейства SSE заключается в том, что разрядность операндов увеличена со 128 до 256 бит, так что для многих задач они дают возможность обрабатывать большие объемы данных с меньшими затратами.

Обычно, структуру ядра современных процессоров рассматривают как состоящие из трех основных частей:

• Кэш L1данных и команд, причём в микроархитектуре Sandy Bridge в состав ядра включают и кэш-память второго уровня (кэш L2);

• Предпроцессор (Front End), в котором осуществляются операции выборки инструкций из кэш-памяти и продвижение их к исполнительным блокам;

• Постпроцессор (Back End), называемый также блоком исполнения команд (Execution Engine), в котором осуществляется собственно исполнение инструкций.

Инструкции Х86 выбираются из 8 канального, 32 килобайтного кэш L1 команд и загружаются в предпроцессор 16 байтными блоками, то есть за каждый такт из кэш-памяти загружается 16 байтный блок команд.

Блок-схема процессорного ядра Sundy Bridge изображена на рис.XI.4.

Обозначения на рисунке:

ALU (Arithmetic Logic Unit) – арифметико–логическое устройство.

Load – функциональное устройство загрузки данных

Store – функциональное устройство сохранения данных.

Store Address – функциональное устройство, осуществляющее передачу в память адресной информации.

Store Data – функциональное устройство, осуществляющее передачу в память данных.

AVX FP Blend –реализация команд, обеспечивающих гладкую стыковку отрезков в машинной графике.

AVX FP MUL –реализация команд умножения векторов с плавающей запятой.

AVX FP ADD – реализация команд сложения векторов с плавающей запятой.

AVX FP shuffle – реализация команд перетасовки векторов с плавающей запятой.

AVX FP bool – реализация операций с булевыми функциями.

VI ADD – (Vector Integer ADD) – реализация команд сложения векторов целых чисел.

VI MUL – реализация команд умножения векторов целых чисел.

VI shuffle – реализация команд перетасовки векторов целых чисел.

DIV – реализация команд деления.

Рис XI.4 Блок схема процессорного ядра Sandy Bridge