1. Цель работы

Изучение функциональных свойств полных декодеров на примере ИМС серии К155 и методики построения логических устройств на их основе.

2. Основные сведения и понятия

Полный декодер (дешифратор) – комбинационная схема (логический модуль), имеющая k входов, называемых «адресными», и N=2^k выходов. В любом случае сигнал активного уровня может быть только на оном из выходов, номер («адрес») которого определяется комбинацией сигналов на адресных входах в текущий момент времени. Если выходы декодера нумеровать десятичными числами, начиная с нуля, то адрес активизированного выхода можно определить, переведя двоичное k-разрядное число, отображающее комбинацию сигналов на адресных входах, в десятичную систему счисления. Для этого адресными входам присваивают весовые коэффициенты согласно весовым коэффициентам разрядов двоичных чисел 2ⁱ, где i є {0, 1, 2,…(k-1)}, и соответственно их помечают. Число kназывают «порядковым» декодера. Если k=3, то это соответствует декодеру третьего порядка и у него будет N=2³=8 выходов. Выходы могут быть прямыми или инверсными, и в зависимости от этого значения активного уровня выходного сигнала меняется: при инверсных выходах за активное принимается значение лог.0. А в противном случае активным значением считается лог.1 (логическая единица).

Реальные микросхемы полных декодеров имеют дополнительные входы, называемые стробирующими или входами «разрешения/запрета», сигналы по которым разрешают либо запрещают появление на выходах сигналов активного уровня. В состоянии «запрета» ни на одном из выходов не может появиться сигнал активного уровня. Государственными стандартами регламентируется УГО полных декодеров. Так на рис.1,а и рис.1,б приведены условные графические обозначения полных декодеров третьего и четвертого порядков, соответственно. Причём рис.1,а иллюстрирует некоторый полный гипотетический декодер 3-го порядка с прямыми выходами и одним инверсным стробирующий входом, а рис.1,б соответствует УГО реальной микросхемы К155ИД3. Так по УГО рис.1,а читаем: активным уровнем выходного сигнала является лог.1 и он е может появиться, если на стробирующем входе (с меткой Е) будет сигнал лог.0. В противном случае на всех выходах установится сигнал логического нуля. Наоборот, у декодера рис.1,б выходы инверсные, т.е. активным считается сигнал лог.0. И этот сигнал может появится, если на обоих стробирующих входах будут сигналы лог.0, так как входы Е1 и Е2 инверсные и сигналы связаны операцией «И» (конъюнкцией). О последнем «говорит» сигнал &, показанный в качестве групповой метки в левом дополнительном поле УГО. Если хотя бы на одном из вызванных входов будет сигнал лог.1, то декодер окажется в состоянии запрета и на всех выходах установятся сигналы лог.1.

В дальнейшем для сокращения записей примем обозначение DC-3 как синоним понятия «полный декодер третьего порядка», а DC-4 – «полный декодер четвёртого порядка».

Для логического описания полных декодеров (DC) введём следующие логические операции переменные и функции:

{a_i}- множество адресных переменных, поставленных в однозначное соответствие сигналам по адресным входам декодера. Причем индекс I есть показатель степени числа 2 при определении «веса» адресного входа и одновременно адресной переменной. Он принимает значения 0, 1, 2, 3 и т.д. до k-1 включительно;

Рис.1 Условные графические обозначения полных декодеров третьего порядка (а),микросхемы К155ИД3 (б) – декодера 4-го порядка

{Y_i}- множество выходных функций, поставленных в однозначное соответствие выходным сигналам декодера. Очевидно, что j пробегает значения от 0 (нуля) до N-1.

Таким образом, а₀ – будет адресной переменной самого младшего разряда и имеет вес 2⁰=1, переменные а₁ и а₂ – отображают второй и третий разряды двоичного числа на адресных входах декодера и имеют, соответственно, веса 2¹=2 и 2²=4 и так далее. Тогда для DC-3 комбинации адресных сигналов можно зафиксировать наборами переменных <а₂ а₁ а₀> и поставить им в соответствие двоичное число либо конъюнкцию. При этом конъюнкцию записывать, не меняя порядка переменных, по следующему правилу: если значение сигнала (и соответствующей переменной) равно лог.0, то переменная ставится со знаком инверсии, а если сигнал (переменная) равен лог.1, то – без знака инверсии.

Например, при наборе <110> следует (а₂ а₁ā₀), что соответствует значениям переменных а₂=1, а₁=1 и а₀=0, будет активизирован 6-й выход декодера, так как двоичное число 110 равно десятичному числу шесть: 110₍₂₎=6₍₁₀₎. И соответственно, выходная функция DC-3 Y₆=1 при активном значении (лог.0) сигнала на стробирующем входе Е (см. рис.1,а).

С учётом сказанного декодер рис.1,а можно описать следующей системой логических (булевых) функций:

(1)

В системе (1): Y₀, Y₁, … Y₇ – выходные функции; s – переменная, соответствующая сигналу по стробирующему входу; а выражение в круглых скобках, есть полное множество элементарных конъюнкций из адресных переменных.

Как известно из булевой алгебры, такое множество в то же время является полным множеством конституент булевых функций трех переменных при «разложении функций по единицам». При s=0, =1и множество функций Y_i, будет тождественно равно множеству конституент булевых функций трёх аргументов.

Систему функций (1) можно представить в компактной (обобщённой) форме:

, (2)

где iε {0, 1, 2, … 7}- номер выхода полного декодера третьего порядка и в то же самое время десятичный номер конституенты логических функций от трёх аргументов; множество конъюнкций вида ( )_i есть полное множество конституент булевых функций 3-х аргументов при их определении (задании) по единицам. Следовательно, полный декодер 3-го порядка с прямыми выходами можно рассматривать как «генератор» конституент логических функций 3-х аргументов и поэтому использовать для построения любых логических устройств (с тремя входами).

Аналогично функционирование декодера К155ИД3 (см. рис. 1,б) можно описать системой функции

, i {0, 1, 2, … 14,15}. (3)

Так как выходы декодера инверсные (что отображено символом инверсии над правой частью выражения (3)), то сигнал активного уровня (лог.0) может появиться лишь при условии =1, то есть s=d=0. Причём, номер i активизированного выхода будет определяться комбинацией <а₃ а₂ а₁ а₀>I существующей в данный момент времени на адресных входах декодера. Множество {i} является полным множеством десятичных номеров конституент логических функций при их задании (определении) по нулям, то есть по условиям ложности.

Следовательно, полный декодер 4-го порядка можно использовать для построения любых логических устройств с четырьмя входами.

Обобщая полученные на основе анализа выражений (2) и (3) выводы, легко показать, что полные декодеры образуют функционально-полный набор логических «элементов» (модулей), из которых можно строить любые логические устройства. Функциональная полнота сохраняется независимо от наличия стробирующих входов, а также независимо от типа выхода (с инверсией либо без инверсии).

Наличие стробирующих входов расширяет функциональные возможности декодеров, так как их использованием можно реализовать дополнительно некоторые, логические операции. Например, для декодера К155ИД3 такой операцией будет операция ЗАПРЕТ функцией 2ИЛИ-НЕ ( так как и это выражение входит в систему (3) со знаком конъюнкции). Кроме того, наличие стробирующих входов позволяет строить полные декодеры большего порядка из декодеров меньшего порядка.

Рассматривая полный декодер как функциональный «узел», преобразующий входные сигналы в выходные, следует констатировать, что «преобразуются» комбинации сигналов по адресным входам в позиционные сигналы на выходах. То есть каждому выходному сигналу однозначно соответствует определённая комбинация сигналов на адресных входах. В таком применении декодер является дешифратором двоичного безызбыточного кода с числом элементов, равным числу адресных входов декодера (и числу адресных переменных).

Стробируемые полные декодеры, имея хотя бы один стробирующий вход, могут использоваться в качестве демультиплексоров дискретных сигналов, то есть «коммутаторов с одного направления к нескольким». Действительно, например, подавая некоторую последовательность «информационных» сигналов на оба стробирующих входа Е1 и Е2 декодера рис.1,б, эту последовательность можно получить на одном из 16-ти выходов. Номер активизированного выхода при этом будет определяться комбинацией адресных сигналов. Поэтому в справочной литературе такие микросхемы называют «декодерами - демультиплексорами».

Аналогично, полные декодеры k-го порядка (DC-k) могут выступать в роли генераторов конститует логических функций от k аргументов. Учитывая, что любая функция (кроме функций-констант лог. 0 и лог.1) может быть реализована как по условиям истинности (по единицам), так и по условиям ложности (по нулям), то с помощью таких декодеров можно построить любое логическое устройство, описываемое функциями от k аргументов. При этом функции могут быть представлены в «типовой» форме, а устройства приобретут типовую структуру. Для логических функций такими (типовыми) формами являются дизъюнктивная совершенная нормальная форма (КСНФ), записанные через выходные функции DC:

; (4)

. (5)

В формулах (4) и (5) приняты следующие обозначения:

{h} – подмножество номеров «h» конститует, на которых функция F принимает значение лог.1; {1} – подмножество номеров «1» конститует, на которых она равна нулю;  - символ дизъюнкции;  - символ конъюнкции; y_h и y₁ – выходные функции полного нестробируемого декодера, соответствующие конституентам с номерами «h» и «1». Эти функции имеют вид

- для декодеров с прямыми выходами и

- для декодеров с инверсными выходами.

Между указанными подмножествами справедливы следующие соотношения:

и (6)

Согласно выражениям (6) объединение указанных подмножеств есть полное множество конституент {i}={0,1,2,…(2^k -1)}, а их пересечение пусто. То есть ни один элемент множества {h} не является элементом множества {1}, так как одна и та же функция не может принимать одновременно значения 0 и 1 на одном и том же наборе значений её аргументов.

Соотношения (4) справедливы для полных декодеров с прямыми выходами, а (5) для декодеров с инверсными выходами.

Из выражения (4) следует, что для реализации устройств потребуется набор, состоящий из полного декодера k-го порядка и многовходных элементов ИЛИ либо элементов ИЛИ-НЕ, если функция будет реализована по КСНФ.

Аналогично из (5) следует, что для реализации устройств на полных декодерах с инверсными выходами потребуется дополнительно логические элементы И-НЕ, если функция реализуется по ДСНФ, и элементы И, если функция реализуется по КСНФ.

Следует заметить, полный декодер как универсальный логический модуль позволяет реализовать и простые логические функции. То есть может выступать в роли простых логических элементов, например, таких. Как НЕ, И, ИЛИ, И-НЕ, ИЛИ-НЕ и др. Обратитесь к системе функции (1).

При s=0 получим

- это функция ИЛИ-НЕ; а функция

- есть функция «И» и так далее.

Но использование в таком «качестве» полных декодеров не эффективно.