5. Содержание отчёта

1.Цель работы

2. Функциональную схему субблока и временные диаграммы его работы в динамическом режиме.

3. УГО и цоколёвку микросхем К155ИД4 и К155ИД3, а также их логико-математические модели.

4. Функциональную схему ИМС К155ИД4 (достаточно привести только схему одной «половины»).

5. Функциональную схему реализации логической функции (согласно индивидуальному заданию).

6. Выводы по работе.

Вопросы для самопроверки

1. Что называется полным декодером и его порядком? Каково назначение его входов? Каков порядок полных декодеров в стандартном исполнении (в сериях промышленно выпускаемых ИМС)?

2. Каким образом можно найти систему логических функций, описывающих полные декодеры 2-, 3- и 4-го порядков?

3. Как доказать функциональную полноту полного декодера (независимо от его порядка и наличия стробирующих входов)?

4. Как использовать микросхему К155ИД4 в качестве полного декодера третьего порядка? Приведите схему включения этой микросхемы при таком использовании.

5. В какой последовательности (по номерам выходов) будут появляться выходные сигналы активного уровня у декодера К155ИД3, если весовые коэффициенты разрядов адресной комбинации не совпадают с весовыми коэффициентами адресных входов? Например, разряды входной комбинации подавать в обратном порядке: на вход старшего разряда подавать младший разряд комбинации и т.д.

6. На каких выходах декодера К155ИД3 сигналы не будут менять значение, если один из адресных входов «оборвался» (постоянно сигнал лог.1) либо произошло «короткое замыкание» на шину лог.0?

7. В каком случае полный декодер можно применить в качестве думильтиплексора?

8. Как построить декодер шестого порядка из микросхем К155ИД3 и К155ИД4? Сколько потребуется микросхем?

9. в чём заключается метод построения устройств с типовой структурой на основе полных декодеров? Какова последовательность действий по этому методу (последовательность этапов синтеза)?

10. Какие декодеры следует называть «неполными»? Приведите пример микросхемы, относящейся к неполным декодерам.

Рис.4 Принципиальная схема субблока ДЕШИФРАТОР

Работа 3. ПОЛНЫЕ АРИФМЕТИЧЕСКИЕ СУММАТОРЫ

1. Цели лабораторной работы

Изучение функциональных свойств микросхем полных декодеров арифметических сумматоров двоичных чисел на примере ИМС К155ИМ2, К155ИМ3 и их применения для выполнения арифметических операций.

2. Основные сведения и понятия

Арифметический сумматор – комбинационное логическое устройство, предназначенное для реализации процедуры сложения двух двоичных чисел А и В. В интегральном исполнении, как правило, выпускаются сумматоры для сложения двух, одно-, 2- и 4-разрядных чисел, а многоразрядные сумматоры строятся из ИМС сумматоров меньшей разрядности. Так микросхема К155ИМ2 является двухразрядным, а К155ИМ3 – 4 –разрядным арифметическим сумматором двух чисел.

Согласно правилам, сложение чисел осуществляется поразрядно начиная с младшего разряда. При этом если сумма разрядов первого и второго слагаемых (результат сложения) превышает основание системы счисления, то образуется единица переноса в следующий старший разряд. А в соответствующем разряде сложения и основания представляются в двоичной системе счисления (основание системы 2), то в разряд суммы следует записать 0, если результат сложения разрядов слагаемых равен 3 (с учётом единицы переноса от сложения младших разрядов).

Таким образом, у ИМС сумматоров кроме входов, на которые подаются слагаемые, должен быть вход переноса и кроме выходов суммы, должен быть выход переноса. Такие сумматоры называют полными. Если у сумматора отсутствует вход или выход переноса, то сумматор будет «неполным». Очевидно, что только из полных сумматоров можно строить многоразрядные суммирующие устройства.

В лабораторной работе рассматриваются только ИМС полных сумматоров, условные графические обозначения (УГО) которых приведены на рис. 1. Здесь, в дополнительных полях УГО, обозначены метками: Аi – входы первого слагаемого; Вi – входы второго слагаемого; Р0 – вход переноса; Р2 (Р4) – выход переноса; Si – выходы сумматора, на которых формируется результат сложения.

Поставим входным сигналам в однозначное соответствие логические переменные, а выходным сигналам – функции (прописные буквы латинского алфавита). Тогда слагаемые-числа А и В можно отобразить последовательностью символов:

A => < > ) для ИМ2, A => < > ) для ИМ3.

B => < > )

B => < > )

Причем индекс у переменных а_i и b_i есть показатель степени 2ⁱ при определении весового коэффициента переменной в последовательности символов, отображающей число. Так что а₀ и b₀ соответствуют самым младшим разрядом слагаемых (их вес 2⁰= «1»), а переменные а₃ и b₃ – старшим разрядом с весом «8» = 2³. Аналогичный смысл имеют индексы у меток выходов и выходных функции сумматоров Si и Рi.

Рис.1 Условные графические обозначения микросхем К155ИМ2 (а) и К155ИМ3 (б)

Поэтому последовательностями

S => <S₁S₀> (для сумматора ИМ2) и S => < S₃S₂S₁S₀> (для ИМ3)

Можно отобразить результат сложения. Функции Р₂ и Р₄ описывают сигналы переноса, соответственно, в третий и пятый разряды суммы (S₂ и S₄).

Зависимости выходных сигналов от входных достаточно просто отыскать по функциональной схеме сумматора. На рис.2,а приведена функциональная схема ИМС сумматора К155ИМ2. Учитывая введённые логические переменные и функции и зная реализуемые элементами И-ИЛИ-НЕ зависимости, можно записать исходные, а затем (путем преобразования по правилам и законам булевой алгебры) получить результирующие логические выражения, являющиеся логико-математической моделью этого двухразрядного сумматора:

В системе (1) использованы символы логических операций:

⊕ - сложение по модулю два (mod 2);

+ - логическое сложение (дизъюнкция); символы логического умножения пропущены (не показаны).

Из анализа выражений (1) следует, что входной сигнал переноса (p₀) влияет только на значение первого S₀ разряда суммы и входы А0, В0 и Р0 логически равнозначны, так как от перемены мест слагаемых сумма по mod 2 не меняется. Кроме того, сравнивая выражения для Р₂ и р₁, замечаем идентичность структуры из записи и отличие только в индексах у переменных а_{i ,} b_i и p_i (i {0, 1}). Отсюда следует вывод, что двухразрядный арифметический сумматор можно рассматривать как совокупность двух одноразрядных

Рис.2 Функциональные схемы: микросхемы К155ИМ2 (а), полного одноразрядного арифметического сумматора (б) и полусумматора (в)

Сумматоров, описываемых подсистемами логических функций, соответственно:

2. (3)

Причем выход переноса (Р₁) первого сумматора подключен к входу переноса (р₁) второго сумматора. Очевидно, этот вывод можно обобщить на случай многоразрядных сумматоров!

Системы (2) и (3) каждая описывают полный одноразрядный сумматор, функциональная эквивалентная схема которого состоит из двух логических элементов (см. рис.2,б): сумматора по mod 2 и “мажоритарного элемента» «≥2 из 3». Если в системе (2) положить р₀=0, то

(4)

Эти выражения описывают неполный арифметический сумматор с функциональной схемой рис.2,в, называемый обычно полуссуматором.

Математическая модель (1) даёт возможность не только вычислить значения выходных сигналов в зависимости от входных, но и выяснить функциональные свойства многоразрядных полных арифметических сумматоров и, в частности, микросхемы К155ИМ2. Из выражений (4), которые являются «частным случаем» системы (1), следует, что даже полуссуматоры являются функционально полным набором логических «элементов», так как позволяют реализовать сумму по mod 2 и конъюнкцию двух сигналов.

Нетрудно придти к выводу, что микросхема К155Им3 состоит из двух двухразрядных арифметических сумматоров, и её функциональная схема содержит удвоенное количество элементов (по сравнению с рис.2,а). Функционирование сумматора ИМ3 можно описать системой логических выражений

где i ε {0,1,2,3}. (5)

ИМС арифметических сумматоров можно применять не только для сложения целых положительных чисел, но и для их вычитания. Известно, что вычитание – это сложение с отрицательным числом:

А – В = А + ( - В).

Однако в таком случае необходимо отображать и модуль, и знак числа. Для этого вводится дополнительный «знаковый» разряд (крайний слева в записи числа), где ставится 1, если число отрицательное, а иначе 0. Знаковый разряд участвует в сложении чисел как «обычный» (цифровой) разряд модуля числа. Но чтобы сумма была равна разности, отрицательные числа требуется представить в дополнительном коде. Дополнительный код числа – В находится по следующим правилам:

1. Число В поразрядно инвертируется, то есть единицы заменяются нулями, а нули – единицами, получим ;

2. К полученному числу прибавляется (арифметически) единица в младший разряд, затем добавляется знаковый разряд;

3. В результате получается дополнительный код:

[B]_ДОП=1.( + 00….01).

Например, В = - 0111₍₂₎ = - 7₍₁₀₎, то есть минус семь. Дополнительный код этого числа будет отображен комбинацией:

1. = 1000, 2) ( + 0001) = 1000 + 0001=1001 , тогда [B]_доп = 1.1001.

Запомните, дополнительный код положительного числа совпадает с записью самого числа, только в знаковом разряде ставится ноль: если число А>0, то

[A]_доп = 0.А.

¯↑ - знаковый разряд

Таким образом, вычитание заменяется сложением чисел в дополнительных кодах. При этом получится дополнительный код разности. Единица переноса от сложения знаковых разрядов теряется (не учитывается), а цифра в знаковом разряде разности укажет знак результата: если 1, то разность отрицательная, а если 0, то разность – положительное число.

Пример 1.

Пусть А=1100₍₂₎=12₍₁₀₎>0; В=-0111₍₂₎ <0.

Запишем числа А и В в дополнительных кодах

[A]_доп=0.1100, [В]_доп=1.1001.

Выполним сложение

[A]_доп=0.1100

+

_____[В]_доп=1.1001________

[A]_доп + [В]_доп=10.0101 = [A - В]_доп.

↑ -теряется

Получили результат

[A]_доп + [В]_доп=0.0101₍₂₎ = 5₍₁₀₎ = А-В = 12-7.

↑- результат положительный

Пример 2.

Пусть А = 0101₍₂₎ = 5₍₁₀₎ и В = - 1011₍₂₎ = -11₍₁₀₎.

Представим эти числа в дополнительных кодах:

[A]_доп = 0.0101 и [В]_доп = 1.0101.

Выполним сложение [A]_доп = 0.0101

+

[В]_доп = 1.0101________

[A]_доп + [В]_доп = 1.1010 = [A - В]_доп.

↑ - отрицательное число

Чтобы найти результат в прямом коде, необходимо выполнить обратные преобразования:

1. Вычтем из полученного результата единицу

[A - В]_доп. – 0001 = 1.1010 – 0001 = 1.1001,

↑ - результат отрицательный

2. Инвертируем полученное число → 0110₍₂₎ = 6₍₁₀₎,

3. Получаем результат А – В = 5₍₁₀₎ – 11₍₁₀₎ = - 6₍₁₀₎.

Описанный алгоритм позволяет строить на основе ИМС К155ИМ2 или …. ИМ3 «вычитатели» двоичных чисел, дополняя их схемами формирования дополнительных кодов слагаемых (по входам) и схемами преобразования дополнительного кода суммы-разности в прямой код (на выходах сумматора) [7]. По такому принципу строятся арифметические устройства микро – ЭВМ микропроцессоров, позволяющие выполнять не только сложение/вычитание, но и умножение/деление двоичных чисел.

Следует заметить, поскольку ИМС арифметических сумматоров образуют функционально полный набор, то их можно использовать для реализации любых логических функций и устройств. Однако такое применение будет оправданным, если привёдет к сокращению количества микросхем в реализуемом устройстве.