Глава 3. Комбинационные устройства

Интегральные микросхемы, содержащие до 12 логических элементов, относятся к микросхемам малой степени интеграции. Если в корпусе микросхемы содержится до 100 логических элементов, то она относится к классу микросхем средней степени интеграции; до 1000- к классу больших интегральных схем или, сокращенно, БИС. Все микросхемы, имеющие более 1000 логических элементов, относятся к классу сверхбольших интегральных схем (СБИС). К последнему классу, в частности, относятся микросхемы памяти и микроконтроллеры.

Дешифраторы

Изображенные на Рис. 3.1 микросхемы, содержащие определенным образом соединенные элементы И-НЕ, являются типичным примером интегральных микросхем средней степени интеграции.

Рис. 3.1. Микросхемы дешифраторов К555ИД7 и К531 ИД14

Так, выход Y₂ будет активным при ВА=10. После рассмотрения таблицы истинности становится понятно, что данная схема декодирует двоичный адрес ВА таким образом, что при подаче адреса п становится активным выход Y_n.

Название микросхемы 74LS139 (К531ИД14) звучит так: сдвоенный дешифратор 2 на 4. Сдвоенным он называется потому, что в одном корпусе расположены две такие схемы. Символ Х/У обозначает преобразование кода X (натуральное двоичное число) в код Y (унарный — один из п). Вход разрешения G^’ подключен параллельно ко всем элементам. Таким образом, дешифратор выполняет свои функции только в том случае, если на входе G^’ присутствует НИЗКИЙ уровень.

Если на входе G^’ присутствует ВЫСОКИЙ уровень, то независимо от состояния входов В и А (в таблице истинности эта ситуация обозначается символом «X» — безразличное состояние) все выходы устанавливаются в неактивное состояние (лог. 1). Пример использования микросхемы К531ИД14 приведен на Рис. 4.10.

Микросхема 74LS138 (К555ИД7), показанная на Рис. 3.1,б, похожа на только что рассмотренную, однако выполняет функцию дешифратора 3 на 8. При n-м значении на линиях адреса СВА(2² 2¹ 2°) активным становится только один из восьми выходов Y^’ _n.

Микросхема К555ИД7 имеет три входа стробирования, формирующей внутренний сигнал разрешения G2В^’Λ G2А^’Λ G1. То есть функционирование микросхемы разрешено только в том случае, если на обоих входах G2В^’ и G2А^’ присутствует НИЗКИЙ уровень, а на входе G1 — ВЫСОКИЙ.

Шифраторы

Приоритетный шифратор 74LS148 (К555ИВ1), показанный на Рис. 3.2, выполняет обратное преобразование. Подача на один из входов НИЗКОГО уровня вызывает появление на выходе эквивалентного 3-битного значения. Так, если вход G = 0, то а2’a1^’a0^’ = 010 (101 в инверсной логике).

Рис. 3.2. Микросхема приоритетного шифратора

Если активный сигнал присутствует на нескольких входах, то выходное соответствует входу с наибольшим номером. Так, если НИЗКИЙ уровень присутствует на обоих входах 5^’ и 3’, то выходное значение все равно будет составлять 010. Условное обозначении микросхемы приведено на Рис. 3.2. Работа микросхемы разрешается при НИЗКОМ уровне на входе Е_1n. Выходы Е_out, и GS^’ используются при каскадном соединении микросхем для увеличения количества линий.