- •Схемотехніка еом
- •Мелітополь–2010
- •Розділ 1. Арифметичні основи схемотехніки еом
- •1.1 Системи числення і поняття коду
- •1.2 Перетворення чисел з однієї позиційної системи в іншу
- •1.3 Форма представлення чисел з плаваючою комою
- •1.4 Кодування від’ємних чисел
- •1.5 Арифметичні операції додавання і віднімання
- •1.6 Арифметичні операції множення і ділення
- •Контрольні питання
- •Вправи і завдання
- •Розділ 2. Логічні основи еом
- •2.1 Алгебра логіки (ал)
- •2.2 Теорема Шеннона
- •2.3 Мінімізація булевих функцій
- •Контрольні питання
- •Вправи і завдання
- •Розділ 3. Типові функціональні вузли схемотехніки еом
- •3.1 Дешифратори і шифратори
- •3.1.1 Загальна характеристика дешифраторів
- •3.1.2 Лінійний дешифратор
- •3.1.3 Загальна характеристика шифраторів
- •3.1.4. Пріоритетний шифратор на три входи
- •Логіку роботи пріоритетного шифратора на три входи представлено в табл. 3.3
- •Контрольні питання
- •Завдання підготовки для виконання роботи на комп'ютері
- •Дослідження дешифраторів та шифраторів на комп'ютері
- •Вправи і завдання
- •3.2 Мультиплексори і демультиплексори
- •3.2.1 Загальна характеристика мультиплексорів
- •3.2.2 Каскадування мультиплексорів
- •3.2.3 Загальна характеристика демультиплексорів
- •3.2.4 Демультиплексор на чотири входи
- •Контрольні питання
- •Вправи і завдання
- •3.3 Схеми порівняння і контролю
- •3.3.1 Загальна характеристика схем порівняння
- •3.3.2 Схеми порівняння двійкових слів а і в
- •3.3.3 Схеми порівняння двох слів "на більше"
- •3.3.4 Загальна характеристика схем контролю парності
- •Контрольні питання
- •3.4 Перетворювачі кодів
- •3.4.2 Перетворювач прямого коду в обернений
- •3.4.3 Перетворювач прямого коду в доповняльний код
- •3.4.4 Перетворювач прямого коду в код Грея
- •Контрольні питання
- •3.5 Двійкові суматори
- •3.5.1 Загальна характеристика суматорів
- •3.5.2 Однорозрядні суматори
- •3.5.3 Послідовний багаторозрядний суматор
- •3.5.4 Паралельні багаторозрядні суматори
- •3.5.5 Двійково-десяткові суматори
- •Контрольні питання
- •Розділ 4. Вузли з пам'яттю
- •4.1 Лічильники
- •4.1.1 Загальна характеристика лічильників
- •4.1.2 Двійкові підсумовувальні та віднімальні лічильники
- •Двійкові реверсивні лічильники
- •Двійково-десяткові лічильники
- •Контрольні питання
- •Вправи і завдання
- •4.2 Регістри
- •4.2.1 Загальна характеристика регістрів
- •4.2.2 Установлювальні мікрооперації.
- •4.2.3 Записування інформації
- •4.2.4 Зчитування інформації
- •4.2.5 Логічні мікрооперації в регістрах
- •4.2.6 Мікрооперації зсуву
- •Контрольні питання
- •Логічні мікрооперації в регістрах.
- •Завдання підготовки до роботи на комп'ютері
- •Порядок виконання роботи на комп'ютері
- •5.1 Класифікація арифметико-логічних пристроїв
- •5.2 Мови описання операційних пристроїв
- •5.3 Пристрої керування
- •5.4 Центральний пристрій керування
- •Контрольні питання
- •Розділ 6. Електронна пам'ять комп'ютерів
- •6.1 Загальна характеристика пам'яті
- •6.1.2. Класифікація електронної пам'яті
- •6.1.3 Основні параметри пам'яті
- •6.2 Динамічна пам'ять
- •6.2.1 Схема динамічного запам'ятовувального пристрою
- •6.2.2 Регенерація динамічної пам'яті
- •Не дивлячись на те, що sdram до цих пір застосовується, її все більше витісняють з комп'ютерного ринку оперативної пам'яті дві інші технології – ddr sdram і dr dram.
- •6.2.3 Модулі динамічної пам'яті
- •6.2.4 Віртуальна пам'ять
- •6.3 Статичні запам'ятовувальні пристрої
- •6.3.1 Загальна характеристика статичних запамятовувальних пристроїв
- •6.3.2 Різновиди статичної пам'яті
- •6.4 Пам'ять для довготривалого зберігання (пзп, nvram)
- •6.5 Мікросхеми постійних запамятовувальних пристроїв
- •6.5.1 Мікросхеми програмованих постійних запамятовувальних пристроїв
- •6.5.2 Мікросхеми рпзп-ес на мнон-транзисторах
- •6.5.3 Мікросхеми рпзпу на лізмон-транзисторах
- •6.6 Флеш-пам'ять
- •6.6.1 Мікросхема файлової флеш-пам'яті 28f008sa
- •6.7.1 Загальні відомості про пліс
- •6.6.2 Пам'ять типу Strata Flash
- •6.7 Програмувальні логічні інтегральні схеми (пліс)
- •6.7.2 Область застосування пліс
- •6.7.3 Прості й складні програмувальні логічні пристрої (плп)
- •6.7.4 Програмувальні логічні матриці (плм)
- •6.7.5 Програмувальні матриці pal і gal
- •6.7.6 Складні плп
- •Контрольні питання
- •Область застосування пліс.
- •7.1 Параметри процесорів
- •7.2 Властивості процесорів
- •7.3 Режими роботи процесорів
- •7.3.1 Реальний режим
- •7.3.2 Захищений режим
- •7.3.3 Віртуальний реальний режим
- •7.4 Архітектура мікропроцесорів
- •7.5 Програмно керований обмін інформацією
- •7.6 Однокристальні восьмирозрядні мікропроцесори
- •7.6.1 Загальна характеристика мікропроцесора к1821вм85а
- •7.6.2Структура мікропроцесора вм85
- •7.6.3 Формати команд і даних. Способи адресації
- •7.6.4 Система команд мікропроцесора вм85. Загальна характеристика
- •7.6.5 Команди пересилання
- •7.6.6 Команди арифметичних операцій мікропроцесора вм85
- •7.6.7 Команди логічних операцій мікропроцесора вм85
- •7.6.8 Команди керування введенням - виведенням, стеком і станами мікропроцесора вм85
- •7.7 Однокристальні шістнадцятирозрядні мікропроцесори
- •7.7.1 Загальна характеристика мікропроцесора к1810вм86а
- •7.7.2 Функції арифметико-логічного пристрою
- •7.7.3 Пристрій керування і синхронізації
- •7.7.4 Система команд мікропроцесора вм86
- •7.8 Арифметичний співпроцесор к1810вм87
- •7.9 Суперскалярні 32-розрядні мікропроцесори із cisc -архітектурою
- •7.9.1 Узагальнена характеристика суперскалярних cisc-мікропроцесорів
- •7.10 Структура мікропроцесора Pentium
- •7.11 Суперскалярні мікропроцесори з risc-архиітектурою
- •7.12 Архітектура power
- •7.13 Покоління процесорів
- •Предметний покажчик
- •Динамічна пам'ять 109 Довжина 12
- •Елемент пам'яті 108
- •Непозиційна система числення 8
- •Центральний пристрій управління 99
- •Список літератури
6.2.1 Схема динамічного запам'ятовувального пристрою
Комірки пам'яті організовані в матрицю, яка складається з рядків та стовпчиків. Повна адреса комірки даних об'єднує два компонента – адресу рядка (row Адреса, біт) і адреса стовпчика (column Адреса, біт). На рис. 6.3 представлено матрицю, яка складається з 32 рядків та 32 стовпчиків, тобто з 1024 комірок.
Коли СРU (або пристрій, який використовує канал DMA) звертається до пам'яті для зчитування інформації, на входи мікросхеми потрапляє строб виведення даних ОЕ (Output Enabled), потім подається адреса рядка і одночасно з нею (чи із затримкою) сигнал RAS (Row Адреса, біт Strobe). Це означає, що кожна шина стовпчика з'єднується з коміркою пам'яті (вибраного рядка). Адреса комірки потрапляє по адресним лініям (у нашому випадку їх 10) на дешифратор, який перетворює потрапивший набір нулів та одиниць у номер рядка. Ємність конденсатора дуже мала (долі мікрофаради) і його заряд також малий, тому використовується підсилювач, який підключений до кожної шини стовпчика динамічної пам'яті. Інформація зчитується з усього рядка запам'ятовувальних елементів одночасно та потрапляє в буфер вводу/виведення.
Вивід
Рис. 6.4. Структурна схема динамічної пам'яті.
Із незначною затримкою після сигналу RAS на входи динамічної пам'яті подається адреса стовпчика і сигнал СAS (Column Адреса, біт Strobe). При зчитуванні дані вибираються з буфера вводу/виведення і поступають на вихід динамічної пам'яті в залежності від адреси стовпчика.
При зчитуванні інформації з комірок пам'яті відбувається її руйнування, тому відбувається перезаписування зчитаної інформації: виводи регістра рядка знову з'єднуються з загальними шинами стовпчиків пам'яті для того, щоб перезаписати зчитану інформацію з рядка. Якщо комірка мала заряд, то вона знову буде заряджена ще до закінчення циклу зчитування. На комірки, які не мали заряду, напруга не подається.
Якщо виконується записування до пам'яті, то подається строб записування WE (Write Enable) і інформація потрапляє на відповідну шину стовпчика не із буфера, а з входу пам'яті із відповідною адресою стовпчика. Таким чином, проходження даних при записуванні задається комбінацією сигналів, які визначають адресу стовпчика і рядка, а також синалом дозволу записування даних до пам'яті.
6.2.2 Регенерація динамічної пам'яті
Запам'ятовуючим елементом динамічної пам'яті є конденсатор З, який може знаходитися в зарядженому стані – логічна «1», або в розрядженому – логічний «0». Ємкість конденсатора частки Пф (10 –12 Ф).
Оскільки конденсатори надзвичайно малі, то велика вірогідність мимовільної зміни їх стану із-за «паразитних» витоків і наведень. Для виключення втрати даних періодично проводяться цикли регенерації, які в сучасних модулях ініціюються спеціальними мікросхемами.
Елементи динамічної пам'яті утворюють так звану сторінку, що складається з рядків і стовпчиків. При зчитуванні даних зміст однієї сторінки цілком перенесенняиться в буфер, який реалізований на елементах статичної пам'яті. Після цього в рядку прочитуються значення (0 або 1) потрібної комірки, а вміст буфера знов записується в колишній рядок динамічної пам'яті. Такі пересилки даних здійснюються шляхом зміни стану конденсаторів комірок, тобто відбувається процес заряду. Вона складається з регулярних циклічних звернень до q рядків матриці ЕП по адресах, які формуються зовнішнім або внутрішнім лічильником адреси. Такі цикли називаються холостими, оскільки в них не відбувається обміну інформацією.
Максимальний період звернення до кожного рядка для гарантованого зберігання інформації в сучасних мікросхемах пам'яті знаходиться в межах 8-64 мс. Залежно від об'єму і організації матриці пам'яті для одноразової регенерації потрібно 512, 1024, 2048 або 4096 циклів звернень (тобто, по числу рядків q).
Основні типи динамічної пам'яті представлено нижче.
Першою, такою, що знайшла застосування в РС модифікацією DRAM, була пам'ять, яка працювала в режимі швидкого сторінкового обміну FPM (Fast Page Mode) або просто в режимі сторінкового обміну (Page Mode).
Унаслідок істотної відмінності інтерфейсу від традиційної асинхронної пам'яті мікросхеми SDRAM не можуть бути встановлені в модулі SIMM. Вони застосовуються в слотах DIMM або встановлюються прямо на системну (або графічну) плату.
