- •Содержание
- •1. Теоретические основы построения узлов эвм
- •1.1. Физические формы представления информации
- •1.2. Математические модели схем эвм
- •1.3. Элементы и узлы эвм
- •1.3.1. Логические элементы
- •1.3.2. Основные характеристики логических элементов
- •Классификация триггеров
- •Основные характеристики логических элементов
- •1.3.3. Триггеры
- •Асинхронные триггеры
- •1.3.4. Регистры
- •1.3.5. Счетчики
- •Двоичные счетчики
- •Асинхронные счетчики
- •1.3.6. Дешифратор
- •1.3.7. Мультиплексор
- •2. Процессоры и микропроцессоры
- •2.1. Основные принципы построения устройств обработки цифровой информации
- •2.2. Принципы организации арифметико-логических устройств
- •Классификация алу
- •2.3. Структура и формат команд. Кодирование команд.
- •2.4. Способы адресации
- •2.5. Запоминающие устройства эвм
- •Адресная, ассоциативная и стековая организация памяти
- •Адресная память
- •Ассоциативная память
- •Стековая память
- •Запоминающие устройства типа 2d
- •Запоминающие устройства типа 3d
- •Статические и динамические озу
- •Постоянные запоминающие устройства
- •2.6. Принципы организации систем обработки прерывания программ
- •Допустимые моменты прерывания программ
- •Число классов (уровней) прерываний
- •Приоритетное обслуживание запросов прерывания
- •Процедура прерывания с опросом источников прерывания
- •Циклический опрос источников прерываний
- •Цепочечная однотактная схема определения приоритетного запроса
- •Векторное прерывание
- •Программное управление приоритетом
- •3. Организация ввода/вывода в эвм
- •3.2. Системные и локальные шины
- •3.3. Шины ввода/вывода
- •3.3.1. Шина agp
- •3.3.2. Шина usb
- •3.3.3. Шины ide и scsi
- •4. Вычислительные системы
- •4.1. Классификация вычислительных систем
- •4.2. Многомашинные вычислительные системы
- •4.3. Многопроцессорные вычислительные системы
- •5. Сети компьютеров
- •5.1. Основные понятия
- •5.2. Локальные вычислительные сети
- •5.2.1. Базовая модель osi (Open System Interconnection)
- •5.2.2. Сетевые устройства и средства коммуникаций
- •5.2.3. Топологии вс
- •5.2.4. Типы построения сетей по методам передачи информации
- •5.3. Сетевой и транспортный уровни
- •5.3.1. Транспортные и сетевые протоколы
- •5.3.2. Управление потоками данных в сетях
- •5.3.3. Мостовые соединения
- •5.3.4. Маршрутизация
- •5.3.5. Транспортный протокол тср в стеке протоколов tcp/ip
- •5.3.6. Коммутационное оборудование
- •5.3.7. Сетевой протокол ip в стеке протоколов tcp/ip.
- •5.3.8. Другие протоколы в стеке tcp/ip
- •5.3.9. Адресация в tcp/ip (в Internet)
- •5.3.10. Протоколы управления в стеке tcp/ip
- •5.3.11. Сети атм
- •5.3.12. Интеллектуальные сети связи
- •5.3.13. Функциональные серверы
- •5.3.14. Информационная безопасность в сетях
- •5.3.15. Распределенные вычисления (рв)
- •5.3.16. Технологии распределенных вычислений
- •5.3.17. Рекомендации по проектированию корпоративных сетей
- •5.4. Структура и функции территориальных сетей
- •5.4.1. Структура территориальных сетей
- •5.4.2. Протоколы теледоступа
- •5.4.3. Электронная почта
- •5.4.4. Файловый обмен
- •5.4.5. Телеконференции и "доски объявлений"
- •5.4.6. Видеоконференции
- •5.4.7. Стандарты конференц-связи
- •5.4.8. Доступ к распределенным базам данных
- •5.4.9. Информационная система www
- •5.4.10. Разделяемые виртуальные миры (Sharing Virtual Worlds)
- •5.4.11. Способы доступа к Internet
- •6. Микроконтроллеры
- •6.1. Определение микроконтроллера
- •6.2. Классификация микроконтроллеров
- •6.3. Тенденции в развитии современных микроконтроллеров
- •6.4. Оценка быстродействия мк
- •6.5. Энергосберегающие мк ведущих производителей
Адресная, ассоциативная и стековая организация памяти
Запоминающее устройство, как правило, содержит множество одинаковых запоминающих элементов, образующих запоминающий массив. Массив разделен на отдельные ячейки; каждая из них предназначена для хранения двоичного кода, число разрядов в котором определяется шириной выборки памяти (байт, машинное слово или несколько слов). Способ организации памяти зависит от методов размещения и поиска информации в запоминающем массиве. По этому признаку различают адресную, ассоциативную и стековую память.
Адресная память
При адресной организации памяти размещение и поиск информации в запоминающем массиве основаны на использовании адреса хранения слова. Адресом служит номер ячейки массива, в которой это слово размещается.
При записи (или считывании) слова в запоминающий массив инициирующая эту операцию команда должна указывать адрес, по которому производится запись (считывание).
Типичная структура адресной памяти (рис. 2.1) содержит запоминающий массив из N n-разрядных ячеек (обычно n равно 1, 4, 8 или 16) и его аппаратурное обрамление, включающее регистр адреса РгА, имеющий k разрядов (k больше или равно логарифму по основанию 2 от N), информационный регистр РгИ, блок адресной выборки БАВ, блок усилителей считывания БУС, блок разрядных усилителей-формирователей сигналов записи БУЗ и блок управления памятью БУП.
Рис.
2.1.
По коду адреса в регистре адреса блок адресной выборки формирует в соответствующей ячейке памяти сигналы, позволяющие произвести считывание или запись слова в ячейку.
Цикл обращения к памяти инициируется поступлением в блок управления памятью сигнала "Обращение".
Общая часть цикла обращения включает в себя:
1) прием в регистр адреса с шины адреса ША адреса обращения;
2) прием блоком управления и расшифровка управляющего сигнала "Операция", указывающего вид операции (считывание или запись).
Далее, при считывании:
3) блок адресной выборки дешифрирует адрес и посылает сигналы считывания в заданную ячейку, при этом код записанного в ячейке слова считывается усилителями считывания и передается в информационный регистр РгИ;
4) в памяти с разрушающим считыванием (при считывании все запоминающие ячейки устанавливаются в нулевое состояние) производится регенерация информации в ячейке путем записи в нее из информационного регистра РгИ считанного ранее слова;
5) считанное слово выдается из информационного регистра на выходную информационную шину ШИВых.
При записи:
3) производится прием записываемого слова с входной информационной шины ШИВх в информационный регистр;
4) блок адресной выборки производит выборку и очистку ячейки, заданной в регистре адреса (в памяти с разрушающим считыванием для этого производится считывание без записи в информационный регистр);
5) в выбранную ячейку записывается слово из информационного регистра.
БУП генерирует необходимые последовательности управляющих сигналов, инициирующих работу отдельных узлов памяти.
Ассоциативная память
В памяти этого типа поиск нужной информации производится не по адресу, а по ее содержанию (по ассоциативному признаку). При этом поиск по ассоциативному признаку (или последовательно по отдельным его разрядам) происходит параллельно во времени для всех ячеек запоминающего массива. Ассоциативный поиск позволяет существенно упростить и ускорить обработку данных. Это достигается за счет того, что в памяти этого типа операция считывания информации совмещена с выполнением ряда логических операций.
Память этого типа применяется в специализированных вычислительных машинах - машинах баз данных.
