Асинхронные триггеры

Асинхронные триггеры редко непосредственно используются в цифровых схемах, однако на базе асинхронных триггеров строятся все триггерные схемы.

Асинхронный RS-триггер

RS-триггер имеет два информационных входа R и S. При поступ­лении на эти входы сигналов S=1 и R=0 триггер принимает состояние Q=1, при S=0 и R=1 состояние Q=0, а при S=0 и R=0 триггер сохра­няет то состояние, в котором он находился до поступления на его входы нулевых сигналов. Подача единичных сигналов на оба входа R и S запрещена.

Полная и Минимизированная таблицы переходов RS-триггера:

Q(t)	R(t)	S(t)	Q(t+1)		R(t)	S(t)	Q(t+1)
0 0 0 0 1 1 1 1	0 0 1 1 0 0 1 1	0 1 0 1 0 1 0 1	0 1 0 X 1 1 0 X		0 0 1 1	0 1 0 1	Q(t) 1 0 X

Логические уравнения RS-триггера имеют вид:

Асинхронный RS-триггер на элементах ИЛИ-НЕ:

Условное графическое изображение такого триггера:

Асинхронный RS-триггер на элементах И-НЕ:

Условное графическое изображение такого триггера:

или

Синхронный однотактный RS-триггер

Синхронные RS-триггеры имеет на каждом входе дополнительные схемы совпадения:

Если на входе C "ноль", то на выходах схемы совпадения также будут нулевые значения при любых сигналах на входах R и S. При поступлении синхроимпульса на вход схемы совпадения информация с входов R и S инвертируется и передается на входы асинхронного триггера.

Графическое обозначение синхронного однотактного RS-триггера:

Синхронный триггер может иметь дополнительные асинхронные входы R_а и S_а:

Графическое обозначение синхронного однотактного RS-триггера с асинхронными входами:

Синхронные двухтактные триггеры

Синхронные двухступенчатые (двухтактные) триггеры построены по принципу "master-slave" (ведущий-ведомый). Триггерная схема состоит из двух частей-триггеров, одновременный прием информации в которые запрещен. Для построения первой и второй ступеней ис­пользуют однотактные синхронные триггеры. Информация передается во вторую ступень только после ее приема в первую ступень и окон­чания синхроимпульса, разрешающего запись информации в первую ступень. Такая последовательность приема информации достигается включением инвертора в цепь синхронизации для второй ступени.

Все двухтактные триггеры имеют следующую общую структуру:

Наиболее широкое применение в устройствах вычислительной техники находят двухтактные триггеры типов RS, T, D и JK.

Рассмотрим в качестве примера схему двухтактного RS-триггера:

T-триггеры

T-триггер (триггер со счетным входом) изменяет свое состоя­ние на противоположное каждый раз при подаче на вход T единичного сигнала.

Таблица переходов асинхронного T-триггера:

Т(t)	Q(t+1)
0 1	Q(t)

Схема асинхронного T-триггера:

Графическое изображение асинхронного T-триггера:

Схема синхронного T-триггера:

Графическое изображение синхронного T-триггера:

Синхронный T-триггер с цепями сброса и установки:

D-триггеры

Триггер D-типа - это триггер задержки. Он описывается логи­ческим уравнением Q(t+1)=D(t), т.е. состояние D-триггера в момент времени t+1 совпадает с кодом входного сигнала, действовавшего в момент времени t.

Схема D-триггера:

D-триггер с цепями сброса и установки:

JK-триггеры

JK-триггер имеет обычно не менее 5 входов: входы асинхронной установки S и сброса R, вход тактовых импульсов C и управляющие входы J и K.

При подаче единиц на входы J и K JK-триггер работает как триггер со счетным входом: при поступлении каждого импульса на вход C (точнее, после спада импульса) состояние триггера изменя­ется на противоположное. Если на входах J и K установлены нулевые уровни, то состояние триггера при подаче импульсов на вход C не меняется. Если на входе J единица, а на входе K ноль, то после спада синхроимпульса на входе C JK-триггер устанавливается в сос­тояние единица (Q=1). Если на входе J ноль, а на входе K единица, то после спада синхроимпульса на входе C JK-триггер устанавлива­ется в состояние ноль (Q=0). Если на входе C низкий уровень, то изменение сигналов на входах J и K не влияет на состояние триггеров.

Следует различать "универсальные" и "синхронные" JK-тригге­ры. Универсальный триггер при наличии высокого уровня (единицы) на входе C и спаде сигнала (переходе из 1 в 0) на входе J перехо­дит в состояние единица. При наличии единицы на входе C и спаде сигнала на входе K универсальный триггер переходит в состояние ноль. Данный режим работы универсальных триггеров позволяет в неко­торых случаях упростить построение различных счетчиков.

Основным отличием синхронных триггеров от универсальных является то, что изменение состояния синхронных триггеров может происходить только по спаду импульсов на входе C или по поступле­нию сигналов сброса и установки на асинхронные входы R и S.

Если во время действия высокого уровня на входе C триггер находится в нулевом состоянии и на входе J появляется (хотя бы кратковременно) единица, то после спада сигнала на входе C триг­гер переключится в состояние 1, причем это произойдет независимо от состояний сигналов на входах J и K в момент спада сигнала на входе C. Аналогично, если во время действия высокого уровня на входе C триггер находится в состоянии 1 и на входе K появляется (хотя бы кратковременно) единица, то по спаду сигнала на входе C триггер переключится в состояние 0, т.е. триггер запоминает им­пульсы, приходящие на входы J и K.

Определить разновидность триггера можно по его принципиаль­ной схеме. Если вход C образован соединением двух входов, каждый из которых эквивалентен входам J и K, то это - универсальный триггер. Если для получения входа C используются еще и другие це­пи триггера, то триггер синхронный.

Необходимо отметить, что технические условия на большинство JK-триггеров не определяют их принципиальных схем. В результате, например, триггеры типов К130ТВ1, К131ТВ1, К133ТВ1, К155ТВ1, впускаемые различными изготовителями, могли быть как универсальными, так и синхронными, что сильно осложняло работу проектировщиков элект­ронных схем. Чтобы избежать недоразумений, рекомендуется исполь­зовать только такие схемы включения триггеров, в которых сигналы на входах J и K не меняются при наличии высокого уровня на входе C.

Схема "синхронного" JK-триггера:

JK-триггер с цепями сброса и установки: