- •Содержание
- •1. Теоретические основы построения узлов эвм
- •1.1. Физические формы представления информации
- •1.2. Математические модели схем эвм
- •1.3. Элементы и узлы эвм
- •1.3.1. Логические элементы
- •1.3.2. Основные характеристики логических элементов
- •Классификация триггеров
- •Основные характеристики логических элементов
- •1.3.3. Триггеры
- •Асинхронные триггеры
- •1.3.4. Регистры
- •1.3.5. Счетчики
- •Двоичные счетчики
- •Асинхронные счетчики
- •1.3.6. Дешифратор
- •1.3.7. Мультиплексор
- •2. Процессоры и микропроцессоры
- •2.1. Основные принципы построения устройств обработки цифровой информации
- •2.2. Принципы организации арифметико-логических устройств
- •Классификация алу
- •2.3. Структура и формат команд. Кодирование команд.
- •2.4. Способы адресации
- •2.5. Запоминающие устройства эвм
- •Адресная, ассоциативная и стековая организация памяти
- •Адресная память
- •Ассоциативная память
- •Стековая память
- •Запоминающие устройства типа 2d
- •Запоминающие устройства типа 3d
- •Статические и динамические озу
- •Постоянные запоминающие устройства
- •2.6. Принципы организации систем обработки прерывания программ
- •Допустимые моменты прерывания программ
- •Число классов (уровней) прерываний
- •Приоритетное обслуживание запросов прерывания
- •Процедура прерывания с опросом источников прерывания
- •Циклический опрос источников прерываний
- •Цепочечная однотактная схема определения приоритетного запроса
- •Векторное прерывание
- •Программное управление приоритетом
- •3. Организация ввода/вывода в эвм
- •3.2. Системные и локальные шины
- •3.3. Шины ввода/вывода
- •3.3.1. Шина agp
- •3.3.2. Шина usb
- •3.3.3. Шины ide и scsi
- •4. Вычислительные системы
- •4.1. Классификация вычислительных систем
- •4.2. Многомашинные вычислительные системы
- •4.3. Многопроцессорные вычислительные системы
- •5. Сети компьютеров
- •5.1. Основные понятия
- •5.2. Локальные вычислительные сети
- •5.2.1. Базовая модель osi (Open System Interconnection)
- •5.2.2. Сетевые устройства и средства коммуникаций
- •5.2.3. Топологии вс
- •5.2.4. Типы построения сетей по методам передачи информации
- •5.3. Сетевой и транспортный уровни
- •5.3.1. Транспортные и сетевые протоколы
- •5.3.2. Управление потоками данных в сетях
- •5.3.3. Мостовые соединения
- •5.3.4. Маршрутизация
- •5.3.5. Транспортный протокол тср в стеке протоколов tcp/ip
- •5.3.6. Коммутационное оборудование
- •5.3.7. Сетевой протокол ip в стеке протоколов tcp/ip.
- •5.3.8. Другие протоколы в стеке tcp/ip
- •5.3.9. Адресация в tcp/ip (в Internet)
- •5.3.10. Протоколы управления в стеке tcp/ip
- •5.3.11. Сети атм
- •5.3.12. Интеллектуальные сети связи
- •5.3.13. Функциональные серверы
- •5.3.14. Информационная безопасность в сетях
- •5.3.15. Распределенные вычисления (рв)
- •5.3.16. Технологии распределенных вычислений
- •5.3.17. Рекомендации по проектированию корпоративных сетей
- •5.4. Структура и функции территориальных сетей
- •5.4.1. Структура территориальных сетей
- •5.4.2. Протоколы теледоступа
- •5.4.3. Электронная почта
- •5.4.4. Файловый обмен
- •5.4.5. Телеконференции и "доски объявлений"
- •5.4.6. Видеоконференции
- •5.4.7. Стандарты конференц-связи
- •5.4.8. Доступ к распределенным базам данных
- •5.4.9. Информационная система www
- •5.4.10. Разделяемые виртуальные миры (Sharing Virtual Worlds)
- •5.4.11. Способы доступа к Internet
- •6. Микроконтроллеры
- •6.1. Определение микроконтроллера
- •6.2. Классификация микроконтроллеров
- •6.3. Тенденции в развитии современных микроконтроллеров
- •6.4. Оценка быстродействия мк
- •6.5. Энергосберегающие мк ведущих производителей
1.3.4. Регистры
Электронную схему, выполняющую операции над одним машинным словом, называют узлом ЭВМ.
Регистр - это узел ЭВМ, который состоит из системы запоминающих элементов и управляющей этой системой логической схемы и предназначен для выполнения следующих операций:
1) сброс регистра в ноль;
2) прием n-разрядного кода числа из другого узла ЭВМ;
3) передача кода числа в другой узел;
4) хранение кода числа;
5) преобразование прямого кода числа в обратный или дополнительный и наоборот;
6) сдвиг влево или вправо кода числа на требуемое число разрядов;
7) преобразование последовательного кода в параллельный и наоборот;
8) поразрядное логическое сложение двух чисел;
9) поразрядное логическое умножение двух чисел;
10) поразрядное сложение двух чисел по модулю 2.
Конкретные регистры обычно являются специализированными и реализуют лишь некоторые из перечисленных операций.
Классификация регистров
По возможности смещения информации различают сдвигающие регистры и регистры памяти (регистры без сдвига).
По количеству тактов управления, необходимых для записи информации, различают однотактные регистры (с приемом информации в парафазном коде), двухтактные (со сбросом перед записью информации) и многотактные (сдвигающие) регистры.
Сдвигающие регистры классифицируются по способу приема и передачи информации:
а) последовательные (прием и передача кода слова производятся последовательно, разряд за разрядом);
б) параллельные (с одновременным приемом или передачей кодов всех разрядов слова);
в) последовательно параллельные (прием и передача слова производятся группами по несколько разрядов, например, байтами).
Рассмотрим в качестве примера структуру четырехразрядного запоминающего регистра (рис. 1.1, а), работающего в парафазном коде. Изображение данного регистра на принципиальной схеме показано на рис. 1.1, б.
Регистры сдвига строятся на базе двухтактных триггеров RS, D или JK. Рассмотрим в качестве примера реверсивный сдвигающий регистр (рис. 1.2), построенный на базе D-триггеров с коммутаторами на базе логических элементов И-ИЛИ-НЕ:
а) б)
Рис. 1.1. Структура и обозначение четырехразрядного запоминающего регистра
Рис.
1.2.
Обозначения, используемые в схеме реверсивного сдвигающего регистра (рис. 1.2):
D1-Dn - информационные входы;
Q1-Qn - информационные выходы;
C - вход синхронизации;
R - вход сброса;
V - разрешение записи информации (параллельного кода);
DR - сдвиг вправо;
DL - сдвиг влево;
На принципиальной схеме данный регистр изображается следующим образом:
1.3.5. Счетчики
Счетчиком называется схема, выполняющая функции подсчета количества единичных сигналов, поступивших на ее вход, а также функции формирования и запоминания некоторого кода, соответствующего этому количеству. Счетчики также иногда могут выполнять функции приема и выдачи кода.
Схемы счетчиков можно классифицировать по следующим признакам:
1) Основание системы счисления. В вычислительных системах используются двоичные и десятичные счетчики. Двоичные счетчики в свою очередь подразделяются на счетчики с модулем пересчета, равным 2n, и модулем пересчета, не равным 2n, где n - разрядность счетчика.
2) Направление переходов счетчика. Счетчики принято разделять на простые (суммирующие или вычитающие), которые могут вести счет только в одном направлении, то есть только прибавлять или вычитать входные сигналы, и реверсивные, которые в зависимости от управляющих сигналов могут вести счет в прямом или обратном направлениях.
3) Способ построения цепей переноса. Различают счетчики с последовательным, сквозным, параллельным и групповым переносом.
4) Способ организации счета. Счетчики могут быть асинхронными и синхронными. В асинхронных счетчиках изменение состояния счетчика осуществляется с поступлением информации только на вход первого каскада. В синхронных счетчиках информационный сигнал поступает одновременно на синхронные входы всех разрядов.
5) Тип элементов, используемых для построения счетчика. Различают счетчики на импульсных, импульсно-потенциальных и потенциальных элементах. Хотя в современной электронной аппаратуре используются все эти три типа, в дальнейшем мы будем рассматривать только счетчики на потенциальных элементах, так как это основной тип счетчиков, используемых в ЭВМ.
6) Тип организации счетного элемента. Счетчики могут быть построены на триггерах со счетным входом и на запоминающих элементах с использованием логических суммирующих схем.
Особую группу составляют счетчики, работающие по принципу циклического сдвигающего регистра (кольцевые счетчики). Данные счетчики отличаются низкой устойчивостью к помехам и сбоям и в ЭВМ практически не применяются.
