2.3.2.3. Блок логики (бл)

_{(Рис. 2.3.2.8 приложения)}

_{Блок логики формирует команду на включение с заданным временем опережения при соблюдении всех условий синхронизации. Выполнен БЛ с использованием интегральных микросхем.}

_{Входами БЛ являются сигналы «А», «B», «D», «C» и «E», сформированные в блоках БВО и БЗ:}

_{«А» - импульс на включение, подаваемый за время tоп до наступления нуля биений,}

_{«B» - контроль допустимого скольжения по значению максимально-допустимого угла опережения,}

_{«D» - контроль допустимой разности амплитуд UГен и UСети и одновременно контроль}

_{прохождение Uδ зоны 120° – 240° периода биений,}

_{«C» - блокирование по значению скольжения fs >1Гц, кроме того, выдача импульса логического «0» сразу после наступления нуля биений,}

_{«E» - дополнительный контроль разности амплитуд.}

_{Выходные сигналы, дублированные:}

_{- промежуточный F1 (F2),}

_{- сигнал на включение FК1 (FК2).}

_{В БЛ формируются 2 равноценных канала создания сигналов F1 и F2 и сигналов FК1 и FК2.}

_{Последовательность действия элементов БЛ проследим на релейно-контактной схеме блока логики, отражающей эту последовательность (Рис. 2.3.2.7).}

_{В этой схеме логической «1» соответствует замкнутое состояние замыкающего контакта и разомкнутое состояние – размыкающего.}

_{Сигнал F1 (F2) - выходной сигнал схемы памяти, запоминающий заданную последовательность изменения сигналов входа в текущем периоде биений. Он сформирован по логике «И» и станет равным логической «1» при условии (см. Рис. 2.3.2.8. приложения):}

_{- входные сигналы «А», «B» и «D» равны логическому «0» (замкнуты размыкающие контакты),}

_{- входные сигналы «C» и «E» равны логической «1» (замкнуты замыкающие контакты).}

_{Согласно временнóму графику работы БЛ, в ходе увеличения угла биений от нуля и более сигнал F1 (F2) станет равным логической «1» при δ =120° с появлением сигнала «D» = «0», при условии, что «C» = «1», «E» = «1», а сигналы «А» и «B» равны «0». Сигналы «B» и «D» будут сразу подхвачены выходным сигналом F1 (F2).}

_{Сигнал на включение FК1 (FК2), управляющий выходным реле СА-1, также собранный по логике «И», станет равным логической «1», когда все входные сигналы его тоже будут равны логической «1». При этом после 240° сигнал «D» станет = «1», а сигнал F1 (F2) останется равным «1». Теперь срабатывание схемы логики будет определяться очередностью появления положительных сигналов «А» и «В». Сигнал включения сформируется, если это произойдет в последовательности, - сначала появится логическая «1» сигнала «В», а затем сигнала «А».}

_{Если «А» появится раньше, а это случится при fs>fs м.д., сигнал в этом периоде биений не сформируется. Не будет сигнала FК1 (FК2) и в том случае, если разность напряжений превышает уставку, тогда сигнал «D» останется логическим «нулем» после 240°.}

_{Разбор схемы «памяти» (снятие подхвата сигнала F1 (F2) = «0») происходит в начале следующего периода биений по сигналу «C» = «0».}

_{Длительность управляющего сигнала FК1 (FК2) определяется длительностью сигнала «А» = ~30мсек.}

_{В узле включения СА-1 есть возможность выполнить подхват импульса на включение, который используется, если нет подхвата в схеме управления выключателем.}

_{Там же, в БЛ, имеется узел выявления неисправности каналов формирования сигналов FК1 (FК2), который фиксирует появление неравнозначных выходов FК1 и FК2. В этом случае срабатывает и встает на самоподхват реле индикации неисправности и зажигает световой сигнал «неисправность». Возврат сигнала возможен после устранения неисправности кнопкой возврата на лицевой панели СА-1.}