Вироблення сигналу скидання для двійково-десяткового лічильника (б)

Поки сигнал скидання відсутній (К = 0), функції та не відрізняються від відповідних функцій двійкового лічильника. Коли сигнал R набуває одиничного значення, всі функції становляться нульовими, - одиничними, що заставляє всі тригери скинутись по приходу наступного такту.

Якщо сигнал R з’явиться як наслідок появи у лічильнику числа М-1, то буде реалізована послідовність рахунку 0, 1, 2,…, М-1, 0…, тобто лічильник з модулем М.

Схеми усіх розрядів лічильника з керуємим скиданням не залежать від модуля рахунку. Окрім розрядних схем, лічильник містить один кон’юнктор, який виробляє сигнал скидання при досягненні вмістом лічильника значення М-1 (рис.3.42, а).

Якщо, наприклад, є чотирирозрядний лічильник і на виходи кон’юнктора вироблення сигналу скидання підключені виходи тригерів, як показано на рис. 3.42, б, то скидання відбудеться після досягнення лічильником числа 1001 = 9, тобто лічильник буде працювати як двійково-десятковий.

Лічильники з недвійковим кодуванням

Розглянемо короткі характеристики лічильників з недвійковим кодуванням:

Лічильники в коді Грея.

Код Грея – це код, у якому при переході від будь-якої кодової комбінації до наступної змінюється тільки один розряд. Для кожної конкретної задачі будується своя схема.

Лічильники у коді «1 з n».

Такі лічильники застосовуються у системах синхронізації та системі керування. На їх основі розроблюють імпульсні послідовності з заданими часовими діаграмами.

Лічильник у коді «1 з n» має один вхід, на який подаються імпульси генератора, та n виходів. При цьому перший імпульс генератора подається на перший вхід, другий – на другий, третій – на третій і т.д. ((така структура називається розподілювач тактів).

Основою таких лічильників є зрушуючі регістри, замкнені у кільце. Для кожної конкретної задачі будується своя схема.

Лічильник Джонсона

Будується на базі зрушуючих регістрів. Має зворотний зв'язок на перший тригер від інверсії вихідного сигналу.

Рис.3.44. Схема лічильника Джонсона (а) та часові діаграми його роботи (б)

Поліномінальні лічильники

Поліномінальні лічильники – це зрушуючі регістри з лінійними зворотними зразками, генератори псевдовипадкових послідовностей. Використовуються у пристроях тестового діагностування цифрових пристроїв,для вирішення математичних задач методом Монте-Карло, при моделюванні систем з урахуванням випадкового розкиду їх параметрів і т.і.

Глава 4. Електронна пам'ять

§ 4.1. Класифікація й система параметрів

запам’ятовуючих пристроїв

Пам'ять – це функціональна частина мікропроцесорної системи, яка використовується для зберігання оброблюваних даних, результатів операцій, що виконуються, для зберігання інформації про стан процесора і т.д.

Мікросхеми пам’яті постійно удосконалюються у сфері схемотехніки та у області їх архітектури. Загальні параметри запам’ятовуючих пристроїв знаходяться у протиріччі, тому сучасним системам пам’яті властива багатоступінчата ієрархічна структура.

Можна виділити наступні рівні:

1. регістрові запам’ятовуючі пристрої (знаходяться у складі процесора або інших пристроїв);

2. КЕШ-пам'ять. використовується для зберігання скопійованої із загальної пам’яті інформації для збільшення продуктивності роботи системи;

3. загальна пам'ять: оперативна, постійна, напівпостійна;

4. спеціалізовані види пам’яті;

5. зовнішня пам'ять.

Параметри запам’ятовуючих пристроїв

1. Інформаційна ємність – максимально можливий об’єм інформації, що зберігається.

2. Ширина вибірки (розрядність) – кількість розрядів, що записуються до пам’яті або витягуваних з пам'яті за одне звернення.

3. Організація запам’ятовуючого пристрою – це добуток числа слів, які зберігаються, на їх розрядність.

4. Швидкодія. Характеризується часом зчитування та часом запису.

5. Споживана потужність.

6. Енергонезалежність – здатність зберігати інформацію при відхиленні живлення.

7. Час доступу – це затримка появи дійсних даних на виході схем пам’яті відносно початку циклу читання.

Будь-яка схема пам’яті має наступні сигнали:

1. n-розрядний вхід адреси;

2. m-розрядний вхід даних;

3. m-розрядний вихід даних;

4. сигнал читання запису;

5. сигнал вибору мікросхеми.

Рис.4.1. Схема пам’яті

Класифікація запам’ятовуючих пристроїв