- •Частина 1. Основи цифрової схемотехники
- •§ 1.1. Загальні поняття та визначення
- •§ 1.2. Математичні основи побудови цифрових логічних схем
- •§ 1.3. Логічні функції однієї та двох змінних
- •§ 1.4. Аксіоми та закони алгебри логіки
- •§ 1.5. Суперпозиція логічних функцій
- •§ 1.6. Нормальні і досконалі нормальні форми логічних функцій
- •Практикум 1
- •§ 1.7. Застосування матриць Карно для зображення
- •§ 1.8. Побудова схем на логічних елементах з обмеженою
- •Практикум 2.
- •Глава 2. Проектування цифрових схем комбінаційного типу
- •§ 2.1. Проблеми проектування цу комбінаційного типу
- •Що реалізуються, дднф та дкнф
- •Що реалізуються, дднф та дкнф
- •Практикум 3
- •§ 2.2. Суматори
- •§ 2.3. Побудови комбінаційних схем на базі комутаторів
- •§ 2.4. Селектор-демультиплексор
- •§ 2.5. Виникнення змагань і спосіб їх усунення
- •Практикум 4
- •Глава 3. Послідовна логіка
- •§ 3.1. Часові булеві функції
- •§ 3.2. Булеві функції і роду
- •§ 3.3. Булеві функції іі роду
- •Практикум 5
- •Частина 2. Розробка та проектування цифрових пристроїв
- •Глава 1. Класифікація, технології та сполучення інтегральних схем
- •§ 1.1. Технології та форми представлення інформації
- •§ 1.2. Схемотехніка базових елементів ттл-логіки
- •Та його схемо технічне зображення
- •Та таблиця істинності його роботи
- •Інтегральна мікросхема з дозволом по виходу
- •§ 1.3. Класифікація та система позначень іс
- •Класифікація інтегральних схем по функціональній ознаці
- •Системи позначень інтегральних схем
- •§ 1.4. Сполучення інтегральних схем
- •Глава 2. Проектування цифрових схем комбінаційного типу
- •§ 2.1. Проблеми проектування цк комбінаційного типу
- •§ 2.2. Логічні елементи
- •§ 2.3. Драйвери
- •§ 2.4. Шифратори, дешифратори,
- •§ 2.5. Арифметичні пристрої
- •Глава 3. Проектування цифрових схем послідовного типу
- •§ 3.1. Проблеми й методики проектування послідовних схем
- •§ 3.2. Тригери
- •Що спрацьовує по від’ємному фронту синхросигналу
- •(Керування по додатному фронту)
- •Практикум 6
- •§ 3.3. Регістри
- •§ 3.4. Лічильники
- •Вироблення сигналу скидання для двійково-десяткового лічильника (б)
- •Глава 4. Електронна пам'ять
- •§ 4.1. Класифікація й система параметрів
- •§ 4.2. Побудова оперативної пам’яті
- •§ 4.3. Постійна пам’ять
- •Багатовходового логічного елемента (а) та плм (б)
- •Перемикаючих функцій
- •Глава 5. Релаксаційні пристрої
- •§ 5.1. Система синхронізації
- •§ 5.2. Генератори та формувачі імпульсів
- •Я, схема на ле та діаграма роботи
- •Бібліографічний список
§ 2.4. Селектор-демультиплексор
Селектор-демультиплексор – це операційний вузол ЕОМ, який здійснює мікро операцію передачі сигналу з одного входу на один з декількох виходів.
Селекторі
у вигляді самостійних схем не
виготовляються, оскільки їх функції
може здійснювати дешифратор, тобто у
якості входу можна використовувати
вхід дозволу, а входи
- як адресні.
Селектор-демультиплексор може працювати у якості дешифратора, мультиплексора та демультиплексора.
Рис.2.12. Схема селектора-демультиплексора
На рисунку Кл – двонаправлений транзисторний ключ, здатний передавати сигнали в обох напрямках.
Приклад роботи:
У якості дешифратора з активним рівнем виходів (для цього необхідно на Y подати живлення,
заземлити
через опір).У якості дешифратора з інверсним рівнем виходів (Y – заземлити, – до джерела живлення).
У якості мультиплексора (а – адресні входи, Y – вихід, D – інформаційні входи).
У якості селектора (а – адресні входи, Y – інформаційний вхід, D – виходи).
§ 2.5. Виникнення змагань і спосіб їх усунення
В однотактних схемах, одночасно із зміною значень вхідних сигналів з «1» на «0» або з «0» на «1», змінюється значення вихідних сигналів. Одночасність таких переключень – теоретична. В дійсності, один сигнал поступає на вхід якого-небудь елемента раніше або пізніше, ніж інший. У результаті цього вихідний сигнал, перш ніж набути значення, обумовлені даною комбінацією значень вхідних сигналів, прийме деяке проміжне значення. Тобто в однотактних схемах мають місце перехідні процеси, коли значення вихідного сигналу встановлюється не одразу, а через деяке проміжне значення.
Такі перехідні процеси називаються змаганнями, оскільки обумовлені гонками при передачі сигналів.
Приклад.
Нехай,
наприклад,
При цьому вихідне значення
.
Нехай
змінить своє значення на 0. Вихідне
значення Х
повинне бути =1. Але, протягом перехідного
процесу, Х
не зберігає значення одиниці. Значення
по ланцюгу (1) передається швидше, ніж
по ланцюгу (2). У результаті, протягом
деякого часу на виході присутній 0. Це
проміжне значення – неправдиве.
Тривалість дії неправдивого сигналу
залежить від різності між часом затримки
у ланцюгах (1) та (2).
В однотактних схемах такі змагання не небезпечні, але, якщо однотактна схема є частиною багатоактної, то неправдиве значення може бути записане у пам'ять та порушувати нормальну роботу системи. Для розв’язання цієї проблеми вводиться додатковий контур (пунктирна лінія у матриці Карно на рисунку нижче).
У результаті введення додаткового контуру функція Х буде виглядати наступним чином:
.
На схемі додаткова логіка показана пунктирною лінією.
Практикум 4
Задача 1.
Побудувати схему повного суматора у змішаному базисі.
Задача 2.
Побудувати схему повного суматора на базі дешифратора.
Задача 3.
Побудувати схему на базі MUX 8:1:
.
Задача 4.
Побудувати схему на базі MUX 8:1, яка реалізує наступну логічну функцію:
,
без використання додаткової логіки.
Задача 5.
Побудувати схему на базі MUX 8:1, яка реалізує наступну логічну функцію:
,
за умови, що вхід стробування заземлений.
Задача 6.
Побудувати схеми, які реалізують логічну функцію:
1) з використанням входу стробування;
2) за умови, що вхід стробування заземлений.
Задача 7.
На базі DC i MS побудувати схему для порівняння двох трьохрозрядних двійкових чисел, формуючу на виході логічну «1» при виконанні умови рівності А і В. Побудувати схему для цих же умов, формуючу логічний нуль при А=В.
Задача 8.
Механізм контролюється датчиками двійкових чисел по шести параметрам. Він працює при будь-яких комбінаціях сигналів цих датчиків, за виключенням випадку, коли комбінація значень перших трьох параметрів складає код чисел 0, 1, 3, 7, а по-друге – 1, 2, 4 одночасно. Побудувати схему на базі мультиплексора.
Задача 9.
Побудувати схему в базисі І-НЕ, яка реалізує логічну функцію, вільну від небезпеки змагань:
.
Задача 10.
Побудувати схему в базисі АБО-НЕ, яка реалізує логічну функцію, вільну від небезпеки змагань:
.
Задача 11.
Побудувати схему у змішаному базисі, яка реалізує логічну функцію, вільну від небезпеки змагань:
.
