- •Частина 1. Основи цифрової схемотехники
- •§ 1.1. Загальні поняття та визначення
- •§ 1.2. Математичні основи побудови цифрових логічних схем
- •§ 1.3. Логічні функції однієї та двох змінних
- •§ 1.4. Аксіоми та закони алгебри логіки
- •§ 1.5. Суперпозиція логічних функцій
- •§ 1.6. Нормальні і досконалі нормальні форми логічних функцій
- •Практикум 1
- •§ 1.7. Застосування матриць Карно для зображення
- •§ 1.8. Побудова схем на логічних елементах з обмеженою
- •Практикум 2.
- •Глава 2. Проектування цифрових схем комбінаційного типу
- •§ 2.1. Проблеми проектування цу комбінаційного типу
- •Що реалізуються, дднф та дкнф
- •Що реалізуються, дднф та дкнф
- •Практикум 3
- •§ 2.2. Суматори
- •§ 2.3. Побудови комбінаційних схем на базі комутаторів
- •§ 2.4. Селектор-демультиплексор
- •§ 2.5. Виникнення змагань і спосіб їх усунення
- •Практикум 4
- •Глава 3. Послідовна логіка
- •§ 3.1. Часові булеві функції
- •§ 3.2. Булеві функції і роду
- •§ 3.3. Булеві функції іі роду
- •Практикум 5
- •Частина 2. Розробка та проектування цифрових пристроїв
- •Глава 1. Класифікація, технології та сполучення інтегральних схем
- •§ 1.1. Технології та форми представлення інформації
- •§ 1.2. Схемотехніка базових елементів ттл-логіки
- •Та його схемо технічне зображення
- •Та таблиця істинності його роботи
- •Інтегральна мікросхема з дозволом по виходу
- •§ 1.3. Класифікація та система позначень іс
- •Класифікація інтегральних схем по функціональній ознаці
- •Системи позначень інтегральних схем
- •§ 1.4. Сполучення інтегральних схем
- •Глава 2. Проектування цифрових схем комбінаційного типу
- •§ 2.1. Проблеми проектування цк комбінаційного типу
- •§ 2.2. Логічні елементи
- •§ 2.3. Драйвери
- •§ 2.4. Шифратори, дешифратори,
- •§ 2.5. Арифметичні пристрої
- •Глава 3. Проектування цифрових схем послідовного типу
- •§ 3.1. Проблеми й методики проектування послідовних схем
- •§ 3.2. Тригери
- •Що спрацьовує по від’ємному фронту синхросигналу
- •(Керування по додатному фронту)
- •Практикум 6
- •§ 3.3. Регістри
- •§ 3.4. Лічильники
- •Вироблення сигналу скидання для двійково-десяткового лічильника (б)
- •Глава 4. Електронна пам'ять
- •§ 4.1. Класифікація й система параметрів
- •§ 4.2. Побудова оперативної пам’яті
- •§ 4.3. Постійна пам’ять
- •Багатовходового логічного елемента (а) та плм (б)
- •Перемикаючих функцій
- •Глава 5. Релаксаційні пристрої
- •§ 5.1. Система синхронізації
- •§ 5.2. Генератори та формувачі імпульсів
- •Я, схема на ле та діаграма роботи
- •Бібліографічний список
§ 2.1. Проблеми проектування цу комбінаційного типу
Дешифратор – це універсальний перетворювач, за допомогою якого виконується перетворення всіх комбінацій значень n двійкових змінних у один з вихідних сигналів, тобто дешифратор – це операційний вузол ЕОМ, який виконує мікрооперацію перетворення двійкового коду в умовно десятковий.
Рис.2.1. Дешифратор з прямими виходами й функціями,
Що реалізуються, дднф та дкнф
- вхід
дозволу (інверсний). Даний вхід на інших
схемах може позначатися як
(Output
Enable).
Якщо
,
то даний вхід не впливає на логіку
дешифратору.
Якщо
,
то робота схеми заборонена (DC
обнулюється).
Рис.2.2. Структурна схема 3-х розрядного дешифратора з прямими виходами
Рис.2.3. Дешифратор з інверсними виходами й функціями,
Що реалізуються, дднф та дкнф
На базі трьохрозрядного дешифратора (на рисунках вище) можна побудувати дешифратор на 4 входи та 16 виходів (схеми нарощування).
Рис.2.4. Дешифратор на 4 входи та 16 виходів
Практикум 3
Задача 1.
На базі дешифратора побудувати схему, що реалізує логічні функції:
;
.
Задача 2.
Побудувати
схему для порівняння двох трьохрозрядних
двійкових чисел за умовою: «1» на виході
формується в тому випадку, якщо число
у два рази.
Задача 3.
Побудувати шести розрядний дешифратор.
Задача 4.
Реалізувати логічну функцію на базі трьохрозрядного дешифратора:
.
Задача 5.
Побудувати схему для порівняння двох 4-х розрядних чисел, яка працює за умовою: логічна «1» на виході формується у випадку рівності.
Задача 6.
Записати логічний вираз.
Якщо датчики 1 і 2 дають однакові сигнали, то:
якщо датчик 3 дає «1» та одночасно датчик 4 – «0» або датчик 5 дає «1», то включається механізм М1;
якщо при поточному значенні вхідних сигналів датчиків 1 і 2 датчик 3 дає «0» або датчик 4 дає «1», а з п’ятого датчика сигнал відсутній, то включається механізм М2.
Побудувати схеми у змішаному базисі та на базі дешифратора.
Задача 7.
Записати логічний вираз, що описує схему вибору напрямку руху ліфта на п’ять поверхів. При цьому урахувати:
–
- команди
адресування;
– знаходження
ліфта на і-тому
поверсі.
Задача 8.
Вивести доказ дистрибутивного закону.
Задача 9.
Побудувати схему розпізнання цифр почтового індексу на базі чотирьохрозрядного дешифратора.
Стан
індикатора кодується числом
. При наявності сигналу відповідний
датчик видає «0».
Задача 10.
Побудувати
схему компаратора для двохрозрядних
двійкових чисел А і В з трьома виходами
на базі дешифратора. При виконанні умови
формується логічна одиниця.
Задача 11.
Побудувати схему розпізнавання рівності двох трьохрозрядних двійкових чисел, яка формує на виході логічний нуль при виконанні умови.
Задача 12.
Побудувати схему на базі трьохрозрядного дешифратора, яка формує 16-ти розрядну магістраль даних. З шини дані надходять у деяку схему за наступними умовами:
якщо молодша половина даного рівна старшій, то вихід схеми формує логічну одиницю;
в інших випадках на виході формується логічний нуль.
