Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
ЛЕонович, Салов_верстка.doc
Скачиваний:
16
Добавлен:
01.04.2025
Размер:
14 Мб
Скачать
☆

П.6.2. Основы алгебры логики

Для анализа и синтеза схем в ЭВМ при алгоритмизации и программировании решения задач широко используется математический аппарат алгебры логики. Простейшими операциями в алгебре логики являются операции логического сложения (иначе – операция ИЛИ, операция дизъюнкции) и логического умножения (иначе – операция И, операция конъюнкции). Для обозначения операции логического сложения используют символы + или , а логического умножения – символы * или . Обозначения этих элементов на схемах приведены на рис. П.6.1.

Правила выполнения операций в алгебре логики определяются рядом аксиом, теорем и следствий.

В частности, для алгебры логики выполняются законы:

1) сочетательный

(a + b) + с = а + ( b + с); (а * b) * с = а * (b * с);

2) переместительный

а + b = b + а; а * b = b * а;

3) распределительный

а* (b + с) = a * b + а* с; а+ b * с= а * b + а* с.

Справедливы соотношения

a+a=a; a+b=b, если а≤b; a*a=a; a*b=a, если a≤b; a+a*b=a; a+b=b,если a≥b;

a+b=a, если а≥b; и др.

Наименьшим элементом алгебры логики является «0», наибольшим элементом – «1».

В алгебре логики также вводится еще одна операция – операция отрицания (иначе – операция НЕ, операция инверсии), обозначаемая чертой над элементом.

По определению: a+ā=1, a* ā=0, 0=1, 1=0.

Справедливы, например, такие соотношения: а=а, a+b=а*b, a*b=а+b.

Функция в алгебре логики – это алгебраическое выражение, содержащее элементы алгебры логики а, b, с ..., связанные между собой операциями, определенными в этой алгебре.

схема ИЛИ схема И схема НЕ

Р и с. П.6.1. Логические элементы

Триггер – устройство записи слова, хранения и считывания одноразрядного слова. Он имеет 2 устойчивых состояния: 1 и 0. Триггеры строятся на логических элементах (рис. П.6.2). Триггер, который ожидает появления установки 0 и 1 для изменения своего состояния, называется асинхронным.

Р и с.П.6.2. Пример RS-триггера на элементах ИЛИ-НЕ и его обозначение на схеме

Если импульсы на входе являются периодическими и подаются одновременно на 2 входа: S и R = С, то такой триггер называется Т-триггером, фактически он делит частоту пополам. Если у Т-триггера задействован только 1 вход, то он называется D-триггером. Если информация вводится и выводится принудительно с помощью тактовых импульсов, то такой триггер называется синхронным. Для принудительной синхронизации задействуется счетный вход С.

Из триггеров и логических элементов формируются более сложные устройства. Регистр (рис. П.6.3) – устройство приема и запоминания n-разрядного кода и выполнения с ним простейших операций: сложение, сдвиг. Ввод и вывод кода может быть последовательным и параллельным. Если ввод и вывод не осуществляются, то регистр эту информацию хранит. После съема информации регистр может стереться и быть готовым для принятия нового кода. Регистр может после считывания не изменять записанной информации, т.е. он хранит ее постоянно и выдает только по запросу с помощью счетных (тактовых) импульсов.

Р и с. П.6.3. Регистр: построение на триггерах и обозначение на схеме

Счетчик (рис. П.6.4, а) – устройство подсчета числа одиночных импульсов, поступивших на его вход. Представляет собой последовательность соединенных по определенному закону счетных триггеров. Счетчик может быть суммирующим, вычитающим и реверсивным. При переполнении он может фиксироваться на максимальном значении либо сбрасываться в нулевое состояние.

Сумматор (рис. П.6.4, б) – выполняет операции суммирования кодов двух чисел. Сумматоры бывают накапливаемые и комбинационные. При суммировании многоразрядных чисел сумматоры представляют собой совокупность одноразрядных сумматоров. Они имеют входы для слагаемых и переноса из младшего разряда, а выходы – для переноса суммы в старший разряд. В накапливающем сумматоре предыдущее число суммируется с каждым последующим. В комбинационном сумматоре происходит выдача суммы при каждом приходе двух суммируемых чисел. В параллельных сумматорах входные числа подаются параллельным кодом и выдаются параллельным кодом. В последовательных сумматорах входные и выходные сигналы представляют собой последовательный поток чисел (со сдвигом).

а б

Р и с. П.6.4. Обозначения на схемах: а – счетчик и б – сумматор