П.6.3. Преобразующие устройства

Компаратор – устройство, формирующее «1» при превышении аналоговым сигналом портового уровня и «0» – при снижении сигнала ниже портового уровня (рис. П.6.5).

Р и с. П.6.5. Компаратор: принцип работы и обозначение на схеме

Аналого-цифровой преобразователь (АЦП) – формирует цифровой код, соответствующий амплитуде входного сигнала. Один из вариантов АЦП – набор компараторов, настроенных на определенную амплитуду, и вычитающих устройств (рис. П.6.6). В последних происходит вычитание из u(t) значений U₁, U₂, U₄, U₈, U₁₆, а остаток поступает в соответствующий компаратор.

Р и с. П.6.6. Аналого-цифровой преобразователь: принцип работы и обозначение на схеме

Цифро-аналоговый преобразователь (ЦАП) – преобразует цифровой код какой-либо величины, например, в напряжение, амплитуда которого соответствует данному коду. Можно представить как набор генераторов постоянного напряжения, выдающих сигналы U₀, 2U₀, 4U₀, 8U₀ при подаче на них сигнала “1” (рис. П.6.7).

Р и с. П.6.7. Цифро-аналоговый преобразователь: принцип работы и обозначение на схеме

Шифратор (кодер) – логическое устройство с п входами и т выходами, преобразующее входные одиночные сигналы, соответствующие логической 1, в т-разрядный двоичный код на выходе. Для шифратора, показанного условно на рис. П.6.8, а (п=5, т=3), задают таблицу истинности (табл. П.64.2). Функциональная схема, реализующая на элементах ИЛИ приведенную в табл. П.4.2 программу работы шифратора, представлена на рис. П.6.8, б.

Таблица П.6.2

Программа работы шифратора

Сигналы на входе					Выходной код
					Двоичный			Десятичный
х1	х2	х3	х4	х5	у1	у2	у3	Y(10)
1 0 0 0 0	0 1 0 0 0	0 0 1 0 0	0 0 0 1 0	0 0 0 0 1	0 0 0 1 1	0 1 1 0 0	1 0 1 0 1	1 2 3 4 5

Дешифратор (декодер) – логическое устройство, выполняющее операцию обратного преобразования п-разрядного входного двоичного кода в одиночные сигналы, соответствующие логической 1 на его выходах. Так как на п входах можно получить в двоичном коде 2п наборов, то число выходов дешифратора не должно превышать эту величину. Дешифратор, условное обозначение которого показано на рис. П.6.9, а (п=3; т=5), имеет топологию, обратную топологии рассмотренного ранее шифратора (П.6.8, а). Поэтому таблица истинности такого дешифратора обратна таблице истинности рассмотренного шифратора. Функциональная схема дешифратора, реализованного на элементах И, приведена на рис П.6.9, б.

Р и с. П.6.8. Условное обозначение: а – шифратор и б – его функциональная схема на элементах ИЛИ

Мультиплексор – логическое устройство, предназначенное для управляемой передачи данных от нескольких входных цепей в общий выходной канал. Он снабжается двумя группами входов: адресными и информационными. Сигнал, поступающий на адресный вход мультиплексора, определяет, какой из информационных входов в данный момент подключен к его выходу. Поэтому число адресных (А) и информационных (Х) входов мультиплексора связано соотношением X =2^A. На рис. П.6.10, а, в приведены условное обозначение мультиплексора и логическая схема, реализующая алгоритм его работы в режиме 4→1.

Р и с. П.6.9. Условное обозначение: а – дешифратора и б – его функциональная схема на элементах И

Демультиплексор — логическое устройство, предназначенное для управляемой передачи данных от одной входной цепи в несколько выходных. Принцип его действия противоположен принципу работы мультиплексора. Поэтому он кроме адресных содержит единственный информационный вход и 2А выходов. По адресному сигналу вход демультиплексора подключается к соответствующему выходу. Как следует из сказанного, по выполняемым функциям демультиплексор аналогичен дешифратору. Отличие состоит лишь в том, что по заданному адресу на выбранном выходе дешифратора появляется строго определенный сигнал, а в демультиплексоре – тот же сигнал, что и на его входе. Условное обозначение демультиплексора приведено на рис. П.6.10, б .

Р и с. П.6.10. Условные обозначения: а – мультиплексора; б – демультиплексора; в – логическая схема мультиплексора, реализующая алгоритм его работы в режиме 4→1