Динамическое озу

Как говорилось ранее, в динамическом ОЗУ, в функцию элемента памяти представляется логическая информация 1 или 0. Ну а поскольку время сохранения на кондере заряда ограничено (вследствие утечки), необходимо периодически восстанавливать записанную информацию. Процесс периодического восстанавления записанной информации называется регенерацией. Кроме этого, для динамического ОЗУ требуется синхронизация, обеспечивающая последовательность включений функциональных узлов. Для реализации элемента памяти динамического ОЗУ широко применяется схема, показанная на рисунке 3.

Рис. 3 - Элемент памяти динамического ОЗУ

Выбор элемента памяти производится сигналом лог. 1 на шине строки. Транзистор VT2 открывается и соединяет кондер С1 с шиной столбца. РШ - разрядная шина. Предварительно через транзистор VT1, который открывается сигналом "Такт (С)", заряжается емкость Сш до напряжения U0. Емкость Сш должна значительно превышать емкость С1. Элемент памяти динамического ОЗУ проще, чем статического, поэтому объем памяти в динамических ОЗУ выше, чем в статических. Соответственно, при большой разрядности адреса его делят на две части. Первая называется RAS, что по-буржуйски означает row access signal - сигнал выборки строки, вторая - CAS, на буржуйском означающая column access signal - сигнал выборки столбца. Сигналы RAS и CAS сдвинуты друг относительно друга во времени, сигнал разрешения записи WR должен появляться при введении обеих частей адреса. Одновременно с WR вводится информационный сигнал. В режиме считывания информационный сигнал появляется на выходе с некоторой задержкой, относительно сигнала CAS.

Программируемые логические интегральные схемы.

Программируемые логические интегральные схемы становятся в последнее время всё более распространённой и привычной элементной базой для разработчиков цифровых управляющих устройств. Классификация ПЛИС использует структурный признак, который даёт наиболее полное представление о классе задач, пригодных для решения на ПЛИС. Общепринятой оценкой логической ёмкости ПЛИС является число эквивалентных вентилей, определяемое как среднее число вентилей, необходимых для реализации эквивалентного проекта на ПЛИС и базовом матричном кристалле. Эта оценка весьма условна, поскольку ПЛИС не содержат вентилей в чистом виде, однако для проведения сравнительного анализа различных архитектур она вполне пригодна. Основным критерием такой классификации является наличие, вид и способы коммутации элементов логических матриц. До настоящего времени в литературе отсутствует единая терминология по интегральным микросхемам ПЛИС, из-за чего в разных источниках они могут различаться. Дальнейшее развитие архитектур идёт по пути создания комбинированных архитектур, сочетающих удобство реализации алгоритмов цифровой обработки сигналов на базе таблиц перекодировок и реконфигурируемых модулей памяти. При выборе элементной базы устройств управления руководствуются следующими критериями отбора: - быстродействием; - логическая ёмкость, достаточная для реализации алгоритма; - схемотехнические и конструктивные параметры ПЛИС, надёжность, рабочий диапазон температур, стойкость к ионизирующим излучениям и т.п.; - стоимость владения средствами разработки, включающая как стоимость программного обеспечения, так и наличие, и стоимость аппаратных средств отладки; - стоимость оборудования для программирования ПЛИС или конфигурационных ПЗУ; - наличие методической и технической поддержки; - наличие и надёжность российских поставщиков; - стоимость микросхем

Арифметические и логические устройства обработки цифровых данных.

Разработчик компьютера ENIAC, Джон фон Нейман, был первым создателем АЛУ. В 1945 году он опубликовал первые научные работы по новому компьютеру. Он отмечал, что АЛУ необходимо для компьютера, поскольку оно гарантирует, что компьютер будет способен выполнять базовые математические операции включая сложение, вычитание, умножение и деление.