Оперативні запам'ятовувальні пристрої
Основою елементарної комірки ОЗП є тригер. На рис. 1.32 зображена її функціональна схема. Запам'ятовування й зберігання інформації відбувається в D -тригері, який має динамічний вхід синхронізації із записом інформації за фронтом синхросигналу. Вихід тригера увімкнено через електронний ключ (ЕК), що реалізує лінію із трьома станами.
Рис. 1.32. Елементарна комірка ОЗП
Функціональна схема ЕК показана на рис. 1.33. Якщо на керуючому вході
OE присутній сигнал високого рівня, то транзистори
VT1
й VT 4
замкнені й
вихідна лінія перебуває у високоімпедансному стані. Еквівалентно це показано у вигляді розімкнутих ключів. Низький рівень сигналу призводить до відмикання транзисторів VT1, VT 4 . На вихідній лінії буде сигнал такого самого рівня, що й на вході. Оскільки ключ, виконаний на транзисторах VT 2 , VT 3 , інвертує сигнал,
для забезпечення функції повторення є інвертор на елементі
D2 .
37
Рис. 1.33. Електронний ключ
Організація комірки пам'яті у такий спосіб дає можливість об'єднати її вхід і вихід на одній лінії даних Di . Для керування записом і читанням інформації є керуючі сигнали WR й RD . Сигнал WR подається на синхровхід тригера, а сигнал RD – на вхід керування електронним ключем OE . Тимчасові діаграми запису й читання наведені на рис. 1.34.
Di
t
WR
t
tWR
а)
Di
t
RD
t
t1 t2
б)
Рис. 1.34. Тимчасові діаграми: а) запис ОЗП; б) читання ОЗП
При записі інформації дані виставляються на лінію Di , після чого формується строб-імпульс на лінії WR . Установка або скидання тригера
відбувається за фронтом строб-імпульсу tWR . Під час читання інформації дані
із тригера виставляються на лінію Di в проміжку часу між дії сигналу RD .
t1 t2
та у момент
Для організації багаторозрядного ОЗП елементарні, однорозрядні
комірки пам'яті необхідно об'єднати в реєстрові структури. На рис. 1.35 зображена функціональна схема 8-розрядного ОЗП ємністю 2n . Вибір конкретної лінійки пам'яті проводиться за допомогою дешифратора адреси, на
виходи якого подається відповідна адресна комбінація
A0...An . Таким чином,
38
В ОЗП є три керуючих входи. Для запису або читання – входи WR , RD , для дозволу роботи дешифратора – CS . Декодування адреси й установка 1 на одному з виходів дешифратора відбувається тільки під час подачі сигналу нульового рівня на вхід CS . Високий рівень на одному з виходів дешифратора дозволяє проходження сигналу WR або RD до відповідної лінійки комірок в ОЗП. За сигналом WR проводиться паралельний запис у пам’ять інформації із
шини даних
D0...D7 , а за сигналом RD – читання або видача на шину даних
інформації з пам'яті.
D7 D1 D0
D RAM
WR
D RAM
WR
D RAM
WR
A0 A0 DC
A1 A1
An An
CS
OE
0
1
2^n
RD
&
&
D RAM
WR RD
&
&
D RAM
WR
RD
D RAM
WR RD
D RAM
WR
RD
D RAM
WR RD
D RAM
WR
WR 1
RD 1
RD RD RD
&
&
39
Рис. 1.35. Організація багаторозрядного ОЗП
Умовне зображення ОЗУ й тимчасові діаграми його роботи зображені на рис. 1.36. З діаграм можна побачити, що в першу чергу повинна виставлятися адреса комірки пам'яті, потім сигнал CS і далі під час читання сигнал RD , а при записі – спочатку дані й тільки після цього сигнал WR .