1.13. Накапливающие сумматоры. Особенности их функционирования.

    1.13. НАКОПИЧУЮЧІ СУМАТОРИ ТА ОСОБЛИВОСТІ ЇХНЬОГО ФУНКЦІОНУВАННЯ.

Накапливающий сумматор (НС) обычно представляет собой совокупность   сумматора комбинационного типа  и регистра (который  хранит результаты суммирования как текущие, так и окончательные). Работает такой сумматор по формуле  Si = Si-1 + A,   ( формула 1.1) где Si –текущая сумма, Si-1 –предыдущая(на предыдущем цикле суммирования), А – очередное текущее слагаемое.

Результат замещает старое значение суммы. Очередное прибавление слагаемого тактируется синхроимпульсами. Учитывая такие особенности функцио-нирования накапливающие сумматоры называются иногда аккумуляторами. На схемах сумматоры обозначаются SM. В российских сериях интегральных микросхем(ИМС), соответственно – ИР(например-К155ИМ3). В американских сериях они отдельно не обозначаются: SN40S08N.  Интегральные микросхемы содержат,как правило, четырехразрядные комбинационные сумматоры. Чаще всего применяют четырехразрядные сумматоры комбинационного типа. Помимо выходных разрядов суммы и выхода переноса  в сумматорах предусмотрен вход расширения С для обьединения сумматоров с целью повышения разрядности. Многоразрядные сумматоры можно построить, прибегнув к обьединению синхронизирующих входов, а также соединению соответствующих входов и выходов переноса нескольких базовых сумматоров.

Эти сумматоры являются ядром арифметико-логических устройств(АЛУ) , без которых, в свою очередь, не было бы процессоров. По сути, эти устройства является интегральными микросхемами, без которых не обходится ни один компьютер в целом, ни сколько-нибудь сложное цифровое устройство, где необходимо выполнять арифметичесие операции.

Накапливающие сумматоры применяются также, например, для формирования адреса ОЗУ, в генераторах сигналов произвольной формы. На основании формулы  1.1, описывающе по сути  алгоритм работы НС можно предложить структурную схему, приведенную на рис 1.1. Схема работает следующим образом: Перед началом суммирования регистр устанавливается в нулевое состояние по входу R. После поступления слов в сумматор происходит обработка результата, то есть проверяется перенос и происходит собственно суммирование. С выходов сумматора результат суммы поступает на регистр (РГ), который служит для хранения информации и задержки сигнала на один такт. Естественно, сигналы через него будут проходить в том случае, если открыт вход синхронизации. Затем с выходов регистра сигналы поступают в качестве второго слагаемого(20-ти разрядного) на сумматор. Такой цикл повторяется до тех пор, пока не прекратится подача последовательности кодов либо сумма не превысит разрядность 20 (в этом случае сумматор сбрасывается в 0.

1.14 Моделирование Аналоговых или цифровых схем с помощью пакетов ewb и micro-cap: последовательность действий при моделировании. Получение и оформления результатов.

1.14 МОДЕЛЮВАННЯ АНАЛОГОВИХ ТА ЦИФРОВИХ СХЕМ ЗА ДОПОМОГОЮ ПАКЕТІВ  EWB і MICRO-CAP: ПОСЛІДОВНІСТЬ ДІЙ ПРИ МОДЕЛЮВАННІ. ОДЕРЖАННЯ ТА ОФОРМЛЕННЯ РЕЗУЛЬТАТІВ.

Программно-прикладной пакет (ППП) EWB (цифровая часть) предназначен для разработки схем цифровых устройств на цифровых  элементах и анализа их работы в динамике и  статике  с  возможностью моделирования различных режимов работы. Пакет позволяет  получать несколько вариантов реализации схемных решений при разработке одного и того же цифрового устройства, что позволяет  выбрать  оптимальный алгоритм работы.

В программно-прикладном пакете (далее  -  ППП)  «Electronics WorkBench 3.0E» (далее - EWB) пользователю предоставлена  возможность использовать в своей работе 7 приборов  (Мультиметр,  Генератор Слов,  Логический  Анализатор,  Логический  преобразователь).  Краткое описание этих приборов и работа с ними.