3. Модуль памяти

Модуль памяти – функционально-законченное ЗУ с необходимой разряд­ностью, емкостью и быстродействием. Модуль памяти представляет собой второй уровень иерархии систем памяти МПС (первый уровень – РОН) и используется в качестве основной памяти МПС. В ряде МПС система памяти ограничивается вторым уровнем иерархии.

В большинстве МПС основная память состоит из отдельных БИС памяти, которые соединяют друг с другом так, чтобы слова имели нужный размер и разные адреса.

В принципе в рамках одной основной памяти могут объединяться как ПЗУ, так и ОЗУ. Некоторые ячейки могут быть отведены для постоянных программ и констант и реализованы в виде ПЗУ (память программ), тогда как другие, отведенные для изменяющихся данных, могут быть реализованы в виде ОЗУ (память данных).

При реализации модуля памяти приходится решать следующие задачи:

• организации запоминающего устройства;

• распределения адресного пространства ЗУ;

• декодирования старших разрядов адреса;

• выбора типа ПЗУ и ОЗУ;

• обеспечения необходимой емкости ЗУ при использовании конкретных микросхем памяти.

3.1. Организация модуля памяти

Основная память МПС представляет собой память с произвольным доступом, состоящую из ячеек, каждая из которых имеет свой адрес. Если наименьшая длина адресуемой ячейки равна 1 байт, ЗУ имеет побайтовую адресацию. Если же размер ячейки равен 2 байтам или более, то это ЗУ с пословной адресацией. В большинстве МПС используются ЗУ с побайтовой адресацией.

Н а рис. 3.1. представлены ЗУ с побайтовой и пословной адресацией. Каждая ячейка такой памяти однозначно определяется с помощью 20-раз­рядного адреса.

Рис. 3.1. Организация ЗУ: а) с побайтовой адресацией; б) с пословной адресацией

МПС может располагать памятью с побайтовой адресацией даже в том случае, если ее шина данных включает 16 и более разрядов (см. рис. 3.2.). Каждое 16-разрядное слово этой памяти состоит из 2 последовательно расположенных байтов. В качестве адреса слова указывается меньший из использованных адресов, по которому обычно хранится младший байт слова. Такой адрес носит название границы слова и рекомендуется, чтобы он был четным, так как в противном случае чтение и запись слова два машинных цикла. При работе с отдельными байтами адрес может быть любым.

Рис. 3.2. Организация ЗУ с побайтовой адресацией при 16-разрядной шине данных

С труктурная схема, поясняющая реализацию ЗУ с побайтовой адресацией применительно к МП Intel 8086, приведена на рис. 3.3.

Рис.3.3. Структурная схема ЗУ с побайтовой адресацией применительно к МП Intel 8086

В се ячейки памяти разбиты на две группы: с четным адресом и с нечетным адресом. К ячейкам с четным адресом подключены младшие 8 разрядов шины данных, а к ячейкам с нечетным адресом – старшие 8 разрядов шины данных. Выбор ячейки памяти в пределах группы осуществляется с помощью 19-разрядного адреса поступающего по шинам ША(19-1). Выбор группы с четными адресами обеспечивается нулевым сигналом на входе ВМ (Выбор микросхемы). Это имеет место при установке на шине адреса четного адреса ячейки памяти. Выбор группы с нечетными адресами обеспечивается при нулевом значении сигнала BHE (Bus High Enable). Сигнал BHE является запомненным значением сигнала, который имеет место на выводе BHE/S7 в первом такте каждого машинного цикла (см. п. 2.1.6). Микропроцессор фор­мирует нулевое значение сигнала BHE при наличии информации на старших 8 разрядах шины данных, а это имеет место в следующих случаях:

• п ри обмене по шине данных 16-разрядными операндами;

• п ри обмене по шине данных 8-разрядными операндами и установке на шине адреса нечетного адреса.

Комбинации сигналов A0 и BHE позволяют за один машинный цикл обеспечить пересылку между МП и ЗУ как слова , так и байта (см. табл. 3.1).

Таблица 3.1

ВHЕ	A0	Вид пересылки
1	1	Нет передачи информации
1	0	Пересылка байта из(в) ячейки(у) с четным адресом
0	1	Пересылка байта из(в) ячейки(у) с нечетным адресом
0	0	Пересылка слова