4.3. Последовательные порты

Обмен информацией с периферийными устройствами последовательным кодом осуществляется в асинхронном и синхронном режимах.

В асинхронном режиме используется старт-стопный принцип передачи информации. Каждое передаваемое слово сопровождается стартовыми и стопо­выми битами, которыми осуществляется синхронизация приема информации. Структура слова при асинхронном режиме передачи информации имеет вид представленный на рис. 4.6.

Рис. 4.6. Структура слова при последовательном асинхронном режиме передачи информации

Начало слова обозначается стартовым битом; далее следуют 5, 6, 7 или 8 бит информации; бит контроля на четность; конец слова обозначается 1, 2 или 3 стоповыми битами. В частном случае может осуществляться передача инфор­мации без контроля на четность. Асинхронный режим обычно используется для передачи небольшого объема информации.

Для передачи больших объемов информации применяется синхронный режим. В этом режиме данные передаются целыми массивами и сопровож­даются передачей тактовой последовательности импульсов. Для синхронизации приема используются одно или два символа синхронизации, которые пере­даются в начале блока информации (см. рис. 4.7).

Р ис. 4.7. Синхронный последовательный обмен информацией

4.3.1. Последовательный асинхронный порт вывода

При реализации последовательного асинхронного порта вывода на отдель­ных интегральных микросхемах необходимо решать следующие задачи:

• приема информации от микропроцессора;

• формирования структуры слова (кадра);

• преобразования параллельного кода в последовательный с определенной скоростью передачи информации;

• обеспечение необходимой мощности сигнала выдаваемого в линию связи, поскольку линия связи представляет собой длинную линию с рас­пределенными параметрами;

• формирования сигнала запроса прерывания для микропроцессора по завершению выдачи слова в линию связи.

На рис. 4.8 представлен вариант структурной схемы последовательного асинхронного порта вывода, а на рис. 4.9 – временные диаграммы, поясняющие его работу.

В данной схеме первая задача решается с помощью дешифратора DD3, логического элемента DD4, устройства управления и регистра DD1. В том случае, если на шине адреса установлен адрес порта вывода (03h), а на шине управления присутствует сигнал IOW, то импульсом в 3 контрольной точке обеспечивается запись информации находящейся на шине данных в регистр DD1.

Вторая задача решается с помощью 8 входового элемента “Исключающее ИЛИ” DD2 и регистра DD1. Элемент DD2 обеспечивает формирование пари­тетного бита. В момент записи в регистр DD1 информации с шины данных в младший его разряд записывается “стартовый” бит, в 9 разряд – паритетный бит, а в 10 разряд – “стоповый” бит.

Третья задача решается с помощью регистра DD1, устройства управления и делителя на n частоты тактовых сигналов. Значение коэффициента n оп­ределяет скорость передачи информации. Регистр DD1 является параллельно-последовательным сдвиговым регистром. Режим его работы определяется сигналом на входе S. При переводе регистра DD1 в режим сдвига, каждый поступающий на вход C тактовый сигнал приводит к сдвигу информации в сторону младших разрядов.

Р ис. 4.8. Структурная схема последовательного асинхронного порта вывода

Рис. 4.9. Временные диаграммы работы последовательного асинхронного порта вывода

Четвертая задача решается с помощью передатчика. Он представляет собой устройство с высокой нагрузочной способностью. Информация с него поступает в линию связи.

Пятая задача решается с помощью устройства управления. После того как в линию связи будет выдан “стоповый” бит устройство управления формирует сигнал запроса прерывания микропроцессора. Этот запрос сбрасывается аппаратно при записи в порт следующего байта информации.