3.2. Распределение адресного пространства зу

Адресное пространство ЗУ – это совокупность ячеек памяти, к которым можно обращаться с использованием абсолютного адреса.

Абсолютный адрес однозначно определяет номер ячейки памяти в пространстве адресов. Адресное пространство памяти МП можно считать прямоугольной областью, разбитой на множество строк, соответствующих адресам. При разрядности шины адреса равной n, адресное пространство составляет 2ⁿ адресов.

Адресное пространство должно быть распределено между ПЗУ и ОЗУ таким образом, чтобы исключить их взаимное перекрытие. В ряде случаев под ПЗУ выделяется адресное пространство в области меньших адресов.

При разрядности шины адреса микросхемы ПЗУ равной k, ПЗУ занимает адресное пространство размером 2^k. В свою очередь ОЗУ с разрядностью шины адреса j занимает в адресном пространстве область размером 2^j. Распределение адресного пространства будет выполнено без перекрытия, если начальный адрес ОЗУ будет больше конечного адреса ПЗУ (см. рис. 3.4.).

Соотношение между k и j, а следовательно и емкостью ПЗУ и ОЗУ, опре­деляется назначением и функциями МПС. Так, в персональном компьютере ПЗУ используется для хранения базовой системы ввода-вывода BIOS и размер программы BIOS определяет емкость ПЗУ (около 4 Кбайт), а емкость ОЗУ составляет не менее 640 Кбайт. С другой стороны, в микроконтроллерах MCS-51 объем ПЗУ (памяти программ) составляет 4–32 Кбайт, а ОЗУ – 128–256 байт.

Рис. 3.4. Распределение адресного пространства ЗУ

3.3. Декодирование старших разрядов адреса.

Схема декодирования старших разрядов адреса гарантирует, что доступ к шине данных получит то устройство, которое определено микропроцессором: ПЗУ или ОЗУ.

3.3.1. Декодирование адресов методом линейной выборки

П ростейший метод, не связанный с использованием логических дешифра­торов. Старшие разряды адреса при этом определяют выбор конкретной микросхемы или группы микросхем (см. рис. 3.5.).

Рис. 3.5. Декодирование адреса методом линейной выборки

Выборка ОЗУ производится каждый раз, когда сигнал на шине А15 имеет высокий логический уровень, что соответствует диапазону адресов 8000h–FFFFh.

Выборка ПЗУ осуществляется тогда, когда сигнал на шине А14 имеет высокий логический уровень, что справедливо для адресов от 4000h до 7FFFh. Выбор ПЗУ также производится, если на шинах А14 и А15 одновременно будут логические "1", что соответствует адресам от C000h до FFFFh, перекры­вающимся с адресным пространством ОЗУ. Из-за этой угрозы программа никогда не должна производить считывание по адресам, в которых оба старших разряда равны "1". Другой недостаток метода состоит в том, что половина адресного пространства оказывается неиспользованной.

Этот метод пригоден для систем, не требующих большого объема памяти.

3.3.2. Декодирование адресов с помощью логических компараторов

О дин из наиболее простых и гибких методов, обеспечивает выбор одного из 2^N возможных адресных полей при наличии N адресных входов (см. рис. 3.6).

Рис. 3.6. Декодирование адресов с помощью логического компаратора

Схема формирует сигнал выбора устройства по шести старшим разрядам адреса. Когда они совпадают с сигналами, поступающими по входам B, на выходе компаратора появляется сигнал низкого уровня. Для установки логических уровней на входах B используются переключатели S1…S6.

В данном случае дешифратор обеспечивает выбор устройства в диапазоне адресов 6400h–67FFh (см. табл. 3.2.).

Таблица 3.2

A 15	A 14	A 13	A 12	A 11	A 10	A9	A8	A7	A6	A5	A4	A3	A2	A1	A0	Адрес
0	1	1	0	0	1	0	0	0	0	0	0	0	0	0	0	6400h
0	1	1	0	0	1	1	1	1	1	1	1	1	1	1	1	67FFh

Этот метод особенно полезен, если на платах ЗУ имеются переключатели или перемычки, с помощью которых в системах задаются адреса каждой платы.