- •А. В. Поздняков, б. Я. Цилькер микропроцессоры и микропроцессорные системы
- •Часть 1
- •(Учебное пособие)
- •Содержание
- •1. Микропроцессорные системы
- •1.1. Историческая справка
- •1.2. Архитектура мпс с магистрально-модульной организацией
- •1.3. Режимы работы мпс
- •2.1. Центральный процессор
- •2.1.1. Классификация микропроцессоров
- •2. Микропроцессорный модуль
- •2.1.2. Структура центрального процессора
- •2.1.2.1. Краткая характеристика микропроцессора Intel 8086
- •2.1.2.2. Архитектура микропроцессора Intel 8086
- •2.1.2.3. Программная модель микропроцессора Intel 8086
- •2.1.2.4. Представление информации в мп Intel 8086
- •2.1.2.5. Способы адресации операндов в мп Intel 8086
- •2.1.2.6. Система команд мп Intel 8086
- •2.1.2.7. Содержание цикла команды, типовые машинные циклы мп Intel 8086
- •2.1.2.8. Входные и выходные сигналы мп Intel 8086
- •2.2. Сопроцессор
- •2.3. Генератор тактовых импульсов
- •2.4. Системный контроллер
- •2.5. Согласующие элементы микропроцессорных систем
- •2.5.1. Шинные формирователи
- •2.5.2. Буферные регистры
- •2.6. Контроллер прерываний
- •2.7. Контроллер прямого доступа к памяти
- •2.8. Программируемый таймер
- •3. Модуль памяти
- •3.1. Организация модуля памяти
- •3.2. Распределение адресного пространства зу
- •3.3. Декодирование старших разрядов адреса.
- •3.3.1. Декодирование адресов методом линейной выборки
- •3.3.2. Декодирование адресов с помощью логических компараторов
- •3.3.3. Декодирование адресов с применением комбинационных логических схем
- •3.4. Выбор типа зу
- •3.5. Функциональная схема модуля памяти
- •3.6. Обеспечение необходимой емкости зу
- •3.6.1. Увеличение разрядности зу
- •3.6.2. Увеличение адресного пространства зу
- •4. Модуль ввода-вывода
- •4.1. Интерфейс ввода-вывода
- •4.2. Параллельные порты
- •4.2.1. Параллельный порт вывода
- •4.2.2. Параллельный порт ввода
- •4.2.3. Параллельные порты ввода-вывода
- •4.3. Последовательные порты
- •4.3.1. Последовательный асинхронный порт вывода
- •4.3.2. Последовательный асинхронный порт ввода
- •4.3.3. Программируемый последовательный интерфейс
- •4.4. Организация обращения к портам ввода/вывода
- •4.4.1. Обращение к портам ввода/вывода с помощью специальных команд
- •4.4.2. Обращение к портам ввода/вывода с помощью команд пересылок
- •4.5. Способы организации ввода/ вывода информации в мпс
- •4.5.1. Организация ввода/вывода информации под управлением основной программы
- •4.5.2. Организация ввода/вывода в режиме прерывания программы
- •4.5.3. Организация ввода/вывода в режиме прямого доступа к памяти
- •Система команд микропроцессора Intel 8086 Команды пересылки данных
- •Арифметические команды
- •Логические команды
- •Команды передачи управления
- •Команды управления процессором
- •Команды обработки строк
- •Литература
Логические команды
Логические команды реализуют логические операции с двумя операндами (конъюнкция, дизъюнкция, сложение по модулю 2) и с одним операндом (инверсия). Данная группа команд представлена в табл. П.3. В таблице использованы следующие условные обозначения:
op, op1, op2 – операнды;
i8, i16, – 8- и 16-разрядные константы находящиеся непосредственно в командах;
r8, r16 – имя регистра РОН, содержащего 8-разрядный или 16-разрядный операнд;
m8, m16 – адрес ячейки памяти, содержащей 8- или 16-разрядный операнд;
CF – флаг переноса;
CL – младший байт регистра CH.
Таблица П.3. Логические команды
Мнемоника |
Операция |
Допустимые комбинации операндов |
Описание команды |
|
op1 |
op2 |
|||
Команды воздействуют на флаги CF, OF, PF, SF, ZF. AF - не определен |
||||
AND op1,op2
|
op1:= op1op2 |
r8 m8 r16 m16 |
i8, r8, m8 i8, r8 i16, r16, m16 i16, r16 |
Логическое умножение (конъюнкция) |
TEST op1,op2
|
op1op2 |
r8 m8 r16 m16 |
i8, r8, m8 i8, r8 i16, r16, m16 i16, r16 |
Проверка |
OR op1,op2
|
op1:= op1op2 |
r8 m8 r16 m16 |
i8, r8, m8 i8, r8 i16, r16, m16 i16, r16 |
Логическое сложение (дизъюнкция) |
XOR op1,op2
|
op1:= op1op2 |
r8 m8 r16 m16 |
i8, r8, m8 i8, r8 i16, r16, m16 i16, r16 |
Исключающее ИЛИ (eXclusive OR) |
Команда не воздействуют на флаги
|
||||
|
op := op |
r8, m8, r16, m16 |
Отрицание
|
|
Команды воздействуют на флаги CF, OF, PF, SF, ZF. AF - не определен
|
||||
“0”
CF
op |
|
r8, m8, r16, m16 |
1, CL |
Логический сдвиг вправо (shift right):
|
op
“0”
CF SAL op1, op2 |
|
r8, m8, r16, m16 |
1, CL |
Логический /арифметический сдвиг влево (shift left):
|
CF
Ст.р.
op |
|
r8, m8, r16, m16 |
1, CL |
Арифметический сдвиг вправо (shift arithmetic right):
|
CF
op |
|
r 8, m8, r16, m16 |
1, CL |
Циклический сдвиг влево (rotate left):
на CL разрядов (op2=CL, CL0). |
op
CF |
|
r8, m8, r16, m16 |
1, CL |
Циклический сдвиг вправо (rotate right):
|
CF
op |
|
r8, m8, r16, m16 |
1, CL |
Циклический сдвиг влево через перенос (rotate left through carry):
|
op
CF |
|
r8, m8, r16, m16 |
1, CL |
Циклический сдвиг вправо через перенос (rotate right through carry):
|
При выполнении логических команд операции производятся поразрядно над одноименными разрядами операндов. Например, если операнды в двоичном коде имеют вид 01101010 и 10010110, то в результате выполнения логических операций будет получено:
AND
OR
XOR
10010110
10010110 10010110
00000010 11111110 11111100.

NOT
op
ROR
op1, op2
RCL
op1, op2