3.5. Функциональная схема модуля памяти

На рис. 3.8. представлена функциональная схема модуля памяти. В состав модуля входит ПЗУ (ROM), содержащее 2^k ячеек памяти, и ОЗУ (RAM), включающее 2^j ячеек.

Адресные входы ПЗУ и ОЗУ подключаются к младшим разрядам шины адреса. При этом дискретность изменения адресов ячеек памяти равна 1. Входы CS (Chip Select – Выбор микросхемы) ПЗУ и ОЗУ совместно с дешифратором DC используются для разделения адресов ячеек ПЗУ и ОЗУ. На дешифратор подаются старшие разряды шины адреса. Сигнал CS на входе ПЗУ фор­мируется, если на шине адреса установлен адрес ячейки ПЗУ и имеет место сигнал Чт ЗУ на шине управления.

Р ис. 3.8. Функциональная схема модуля памяти

Формирование сигнала CS для ОЗУ происходит, если на шине адреса установлен адрес ячейки ОЗУ и на шине управления присутствует или сигнал Чт ЗУ, или сигнал Зп ЗУ. Наличие сигнала CS переводит выводы Do–Dm-1 микросхемы памяти из третьего состояния в рабочее, тем самым подключая ее к шине данных МПС.

П еревод ОЗУ из режима чтения в режим записи производится путем изменения уровня сигнала на входе WR/RD (Write/Read). ОЗУ находится в режиме чтения, если сигнал на Зп ЗУ соответствует логическому "0", в противном случае оно находится в режиме записи информации.

Реальные модули в некоторых аспектах могут отличаться от описанной схемы, а именно:

• могут существовать дополнительные линии разрешения, иногда они называются линиями выборки модуля, которые внутри модуля объединяются с помощью схемы И;

• двунаправленные линии данных могут быть заменены раздельными входными и выходными линиями;

• л инии Чт ЗУ и Зп ЗУ могут быть заменены одной линией управления Зп ЗУ/ Чт ЗУ;

• формирователи, работающие на шине данных, могут оказаться не тристабильными, а с открытым коллектором или эмиттером;

• в реальных модулях памяти активные значения сигналов Зп ЗУ, Чт ЗУ и CS могут и обычно бывают противоположными.

3.6. Обеспечение необходимой емкости зу

В ряде случаев при выборе конкретной микросхемы памяти не удается обеспечить необходимую емкость ЗУ. Приходится использовать несколько микросхем определенным образом их соединяя. В этом случае надо стремиться к тому, чтобы выбор микросхемы обеспечивал либо необходимое количество ячеек памяти, либо необходимую их разрядность. Это позволяет свести задачу обеспечения необходимой емкости ЗУ или к задаче увеличения разрядности, или к задаче увеличения количества ячеек памяти (увеличения адресного пространства).

3.6.1. Увеличение разрядности зу

Данная задача имеет место, когда необходимая емкость ЗУ равна 2ⁿxm, а емкость микросхемы памяти равна 2ⁿxk, где m и k принадлежат к ряду чисел 1, 2, 4, 8,16 и m>k.

Для ее решения потребуется m/k микросхем памяти соединить парал­лельно по адресным и по управляющим входам, а выводы данных подключить раздельно к определенным разрядам шины данных.

На рис. 3.9 представлена схема, реализующая ОЗУ заданной емкости при использовании микросхем с однобитной организацией (k=1).

3.6.2. Увеличение адресного пространства зу

Потребность в этом возникает, если необходимая емкость ЗУ 2ⁿxm, а емкость выбранной микросхемы памяти 2^kxm, где k<m.Для обеспечения необ­ходимого адресного пространства (количества ячеек памяти) потребуется 2^n-k микросхем памяти и дешифратор на 2^n-k выходов. Одноименные адресные выводы, выводы данных, а также выводы, задающие режим записи или чтения, всех микросхем памяти необходимо соединить параллельно и подключить к соответствующим разрядам шин МПС. Выводы CS каждой микросхемы памяти нужно подключить к соответствующему выходу дешифратора. На вход дешифратора подать старшие разряды шины адреса An-1…Ak. Сказанное поясняется схемой ОЗУ, представленной на рис. 3.10.

Р ис. 3.9. Реализация ЗУ с заданной разрядностью

Рис. 3.10. Реализация ЗУ с заданным адресным пространством