- •А. В. Поздняков, б. Я. Цилькер микропроцессоры и микропроцессорные системы
- •Часть 1
- •(Учебное пособие)
- •Содержание
- •1. Микропроцессорные системы
- •1.1. Историческая справка
- •1.2. Архитектура мпс с магистрально-модульной организацией
- •1.3. Режимы работы мпс
- •2.1. Центральный процессор
- •2.1.1. Классификация микропроцессоров
- •2. Микропроцессорный модуль
- •2.1.2. Структура центрального процессора
- •2.1.2.1. Краткая характеристика микропроцессора Intel 8086
- •2.1.2.2. Архитектура микропроцессора Intel 8086
- •2.1.2.3. Программная модель микропроцессора Intel 8086
- •2.1.2.4. Представление информации в мп Intel 8086
- •2.1.2.5. Способы адресации операндов в мп Intel 8086
- •2.1.2.6. Система команд мп Intel 8086
- •2.1.2.7. Содержание цикла команды, типовые машинные циклы мп Intel 8086
- •2.1.2.8. Входные и выходные сигналы мп Intel 8086
- •2.2. Сопроцессор
- •2.3. Генератор тактовых импульсов
- •2.4. Системный контроллер
- •2.5. Согласующие элементы микропроцессорных систем
- •2.5.1. Шинные формирователи
- •2.5.2. Буферные регистры
- •2.6. Контроллер прерываний
- •2.7. Контроллер прямого доступа к памяти
- •2.8. Программируемый таймер
- •3. Модуль памяти
- •3.1. Организация модуля памяти
- •3.2. Распределение адресного пространства зу
- •3.3. Декодирование старших разрядов адреса.
- •3.3.1. Декодирование адресов методом линейной выборки
- •3.3.2. Декодирование адресов с помощью логических компараторов
- •3.3.3. Декодирование адресов с применением комбинационных логических схем
- •3.4. Выбор типа зу
- •3.5. Функциональная схема модуля памяти
- •3.6. Обеспечение необходимой емкости зу
- •3.6.1. Увеличение разрядности зу
- •3.6.2. Увеличение адресного пространства зу
- •4. Модуль ввода-вывода
- •4.1. Интерфейс ввода-вывода
- •4.2. Параллельные порты
- •4.2.1. Параллельный порт вывода
- •4.2.2. Параллельный порт ввода
- •4.2.3. Параллельные порты ввода-вывода
- •4.3. Последовательные порты
- •4.3.1. Последовательный асинхронный порт вывода
- •4.3.2. Последовательный асинхронный порт ввода
- •4.3.3. Программируемый последовательный интерфейс
- •4.4. Организация обращения к портам ввода/вывода
- •4.4.1. Обращение к портам ввода/вывода с помощью специальных команд
- •4.4.2. Обращение к портам ввода/вывода с помощью команд пересылок
- •4.5. Способы организации ввода/ вывода информации в мпс
- •4.5.1. Организация ввода/вывода информации под управлением основной программы
- •4.5.2. Организация ввода/вывода в режиме прерывания программы
- •4.5.3. Организация ввода/вывода в режиме прямого доступа к памяти
- •Система команд микропроцессора Intel 8086 Команды пересылки данных
- •Арифметические команды
- •Логические команды
- •Команды передачи управления
- •Команды управления процессором
- •Команды обработки строк
- •Литература
3.3.3. Декодирование адресов с применением комбинационных логических схем
В этом случае используется дешифратор с неполным набором выходных шин (см. рис. 3.7).
Р
ис.
3.7. Декодирование адресов с применением
комбинационных
логических схем
Выбор ПЗУ обеспечивается в диапазоне адресов 3000h–3FFFh (см. табл. 3.3.), а выбор ОЗУ – в диапазоне адресов A000h–AFFFh (см. табл. 3.4.).
Таблица 3.3
A 15 |
A 14 |
A 13 |
A 12 |
A 11 |
A 10 |
A9 |
A8 |
A7 |
A6 |
A5 |
A4 |
A3 |
A2 |
A1 |
A0 |
Адрес |
0 |
0 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
3000h |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
3FFFh |
Таблица 3.4
A 15 |
A 14 |
A 13 |
A 12 |
A 11 |
A 10 |
A9 |
A8 |
A7 |
A6 |
A5 |
A4 |
A3 |
A2 |
A1 |
A0 |
Адрес |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
A000h |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
AFFFh |
Увеличение числа декодируемых старших разрядов адреса уменьшает количество адресов, выделенных устройству, а уменьшение – увеличивает. Если из схемы убрать логический элемент 3, то адресное пространство ОЗУ будет A000h–BFFFh.
Вместо отдельных логических элементов для декодирования адреса в данном варианте могут быть использованы микросхемы дешифраторов.
3.4. Выбор типа зу
При выборе типа ЗУ необходимо принимать во внимание не только технические характеристики ЗУ, но и учитывать особенности применения ЗУ, стоимость, специфику производства и эксплуатации МПС.
При реализации ПЗУ могут быть использованы микросхемы масочных ПЗУ, программируемых ПЗУ и перепрограммируемых ПЗУ.
Масочные ПЗУ (ROM – Read Only Memory) целесообразно использовать в МПС, выпускаемых большими сериями и не требующих в процессе эксплуатации корректировки информации. Это объясняется тем, что микросхемы программируются по заказу при изготовлении и их перепрограммирование невозможно.
Программируемые ПЗУ (PROM-Programmable ROM) рекомендуется применять в МПС выпускаемых небольшими сериями. Это связано в частности и с тем, что коэффициент программируемости микросхем (отношение числа правильно запрограммированных микросхем к общему числу микросхем, подвергшихся программированию) лежит в пределах 0,5…0,95.
Перепрограммируемые ПЗУ с электрическим стиранием информации (EEPROM – Electric Erasable PROM) и со стиранием информации ультрафиолетовым излучением (EPROM – Erasable PROM) следует применять на этапе отладки программного обеспечения МПС, в экспериментальных МПС, а также МПС, требующих корректировки программы через какой период эксплуатации (например, изменения констант, связанных с механическим износом оборудования). Причем, предпочтение следует отдавать EEPROM по следующим причинам:
микросхемы EEPROM допускают перепрограммирование без изъятия из МПС;
микросхемы EEPROM имеют значительно меньшее время стирания (0,02…20с), чем микросхемы EPROM (20…30минут);
микросхемы EEPROM допускают 100...106 циклов перепрограммирования, в то время как EPROM -25…100;
микросхемы EEPROM изготавливаются по более простой технологии в обычном корпусе, поэтому они дешевле микросхем EPROM.
При реализации ОЗУ необходимо сделать выбор между микросхемами статических (SRAM – static random access memory) и динамических ОЗУ (DRAM – dynamic random access memory). Микросхемы динамических ОЗУ уступают микросхемам статических ОЗУ по быстродействию (время выборки ОЗУ):
DRAM – 70-80 нс;
FPM DRAM (Fast Page Mode DRAM) – 60-70 нс;
EDO DRAM (Extended Data Out Dynamic RAM) – 30 нс;
SDRAM (synchronous dynamic RAM) – 7-10 нс;
статических ОЗУ SRAM – 15-20 нс,
синхронных SRAM – 10 нс;
сравнимы с ними по потребляемой мощности, значительно превосходят по информационной емкости и более дешевы.
Недостатками динамических ОЗУ являются:
одноразрядная организация памяти (старые типы микросхем);
необходимость подачи на микросхемы тактовых сигналов, сигналов стробирования адреса строк RAS и адреса столбцов CAS.
Целесообразно в ОЗУ небольшого объема (до 4 Кбайт) использовать микросхемы статических ОЗУ, а в ОЗУ большего объема (свыше 4 Кбайт) – микросхемы динамических ОЗУ. Статическая память, как правило, используется для построения кэш-памяти.
