- •Глава 1. Предисловие Основные принципы построения вычислительных машин и систем
- •Пример современной многоуровневой вычислительной машины с шестью уровнями
- •Уровни детализации структуры вычислительной машины
- •Принципы построения вычислительной машины
- •Принцип двоичного кодирования
- •Принцип программного управления
- •Принцип однородности памяти
- •Принцип адресности
- •Структура фон-неймановской архитектуры вычислительной машины
- •Типы структур вычислительных машин и систем
- •Структуры вычислительных машин
- •Структуры вычислительных систем
- •Перспективы совершенствования архитектуры вм и вс
- •Технологические и экономические аспекты
- •Тенденции развития больших интегральных схем
- •Перспективные направления исследований в области архитектуры
- •Глава 2. Цифровой логический уровень
- •Представление информации в вычислительных системах
- •Представление числовых данных в вм.
- •Числа в форме с фиксированной точкой.
- •Числа в форме с плавающей точкой
- •Размещение числовых данных в памяти
- •Представление нечисловой информации в вм
- •Символьная информация
- •Видеоинформация
- •Аудиоинформация
- •Система кодирования чисел.
- •Прямой код.
- •Обратный код.
- •Модифицированные коды.
- •Код с исправлением ошибок
- •Коды Хемминга
- •Физическое представление информации в вм.
- •Вентили, интегральные схемы.
- •Основные элементы эвм
- •Триггер.
- •Сумматоры
- •Тактовые генераторы.
- •Микросхемы процессоров и шины
- •Микросхемы процессоров. Цоколевка типичного цп
- •Архитектура и набор команд.
- •Типы процессоров
- •Регистры процессора
- •Типы шин Системные шины. Локальные шины
- •Системные шины
- •Локальные шины
- •Иерархия шин
- •Вычислительная машина с одной шиной
- •Вычислительная машина с двумя видами шин.
- •Вычислительная машина с тремя видами шин
- •Арбитраж шин
- •Принципы работы шины
- •Глава 3 Функциональная организация фон - неймановской вычислительной машины
- •Функциональная схема фон-неймановской вычислительной машины
- •Узлы уу
- •Узлы алу
- •Основная память.
- •Модуль ввода/вывода
- •Цикл команды.
- •Пример выполнения программы.
- •Система прерываний.
- •Глава 4. Память.
- •Организация памяти.
- •Основные принципы.
- •Основные технические характеристики зу.
- •Иерархическая структура памяти.
- •Основная память.
- •Классификация устройств основной памяти.
- •Блочная организация основной памяти
- •Организация микросхем памяти
- •Режимы работы памяти.
- •Основные запоминающие устройства
- •Стековая память
- •Ассоциативная память
- •Полностью ассоциативная кэш-память.
- •Постоянное запоминающее устройство
- •Виртуальная память
- •Понятие виртуальной памяти
- •Страничная организация памяти
- •Сегментно-страничная организация памяти.
- •Внешняя память
- •Магнитные диски
- •Оптическая память
- •Магнитные ленты
- •Глава 5 Язык Ассемблер
- •Структура программы на языке Ассемблер
- •Основные типы операндов
- •Типы операторов
- •Режимы адресации
- •Директивы ассемблера
- •Инструкции пересылки данных и двоичной арифметики
- •Запись программ на языке Ассемблер
- •Пример вычисления арифметического выражения
- •Циклические и разветвляющиеся программы
- •Примеры использования операторов переходов и цикла при работе с массивами чисел
- •Применение логических инструкций
- •Логические инструкции
- •Примеры использования логических команд
- •Пример выполнения работы
- •Обработка символьной информации с помощью функций dos
- •Программные прерывания и системные вызовы
- •Описание функций работы с клавиатурой и дисплеем диспетчера функций ms dos
- •Функции 01н
- •Функции 02н
- •Функция 09н
- •Функция оан
- •Функция 0Bh
- •Пример выполнения работы
- •Глава 6 Типы вычислительных систем и их архитектурные особенности
- •Классификация вычислительных платформ и архитектур
- •Классификация Флинна.
- •Классификация Хокни
- •Классификация Хэндлера
- •Параллелизм и конвейеризация вычислений. Параллелизм на уровне команд
- •Конвейеры
- •6.2.2 Суперскалярная архитектура.
- •Мультипроцессоры с памятью совместного использования.
- •Основные классы вс
- •Машины класса simd
- •Машины класса mimd
- •Основные направления развитие архитектуры вычислительных машин
- •Суперспекулятивная архитектура
- •Трассирующая архитектура
- •Многопотоковый процессор
- •Многоядерная архитектура
- •«Плиточная» архитектура
- •Многоэтажная архитектура
- •Оптическая (фотонная) архитектура
- •Квантовая архитектура
- •Нейроархитектура
Иерархия шин
При подключении к шине большого числа устройств ее пропускная способность падает, так как слишком частая передача прав управления шиной от одного устройства к другому приводит к ощутимым задержкам. Это явилось причиной использования во многих ВМ нескольких шин, образующих иерархию.
Вычислительная машина с одной шиной
В структурах ВМ с одной шиной имеется одна системная шина, которая обеспечивает обмен информацией между процессором и памятью, между УВВ и процессором или памятью (рис. 2.30).
Данная структура взаимосвязей является простой и имеет низкую стоимость, но не в состоянии обеспечивать высокие интенсивность и скорость транзакций, является «узким местом» ВМ.
Вычислительная машина с двумя видами шин.
В данном случае используются системная шина, связывающая процессор и память, несколько шин ввода/вывода (рис. 2.31). УВВ подключаются к шинам ввода/вывода, которые обеспечивают основной трафик, не связанный с выходом на процессор или память. Адаптеры шин обеспечивают буферизацию данных при их пересылки системной шиной и контроллерами УВВ. Это позволяет ВМ поддерживать работу большого числа устройств ввода/вывода, обеспечивает обмен информации с УВВ, существенно снижает нагрузку на скоростную шину процессор – память, способствует повышению общей производительности ВМ.
Вычислительная машина с тремя видами шин
Для подключения быстродействующих периферийных устройств в систему шин может быть добавлена высокоскоростная шина расширения (рис. 2.32).
Шины ввода/вывода подключаются к шине расширения, далее через адаптер к шине «процессор - память». Данный подход в еще большей степени снижает нагрузку на шину «процессор - память».
Арбитраж шин
В реальных системах на роль ведущего могут одновременно претендовать несколько подключенных к шине устройств, но управлять шиной в каждый момент времени может только одно из них. Для предотвращения конфликтов в шине предусмотрен механизм арбитража запросов и правил предоставления шины одному из запросивших устройств. Каждому потенциальному ведущему присваивается определенный уровень приоритета, который может оставаться неизменным (статический приоритет) либо изменяться по какому-либо алгоритму (динамический приоритет).
Арбитраж запросов на управление шиной может быть организован по централизованной или децентрализованной схеме. При централизованном арбитраже в системе имеется специальное устройство (центральный арбитр – центральный контроллер шины), обеспечивающее доступ к шине только одному из запросивших ведущих. Простой пример централизованного арбитража приведен на рис. 2.33, а. В данном примере один арбитр шины определяет, чья очередь следующая. В большинстве случаев арбитр встроен в микросхему процессора, реже требуется отдельная микросхема. Шина содержит одну линию запроса (схема ИЛИ), которая может запускаться одним или несколькими устройствами в любое время. Арбитр не может определить, сколько устройств запрашивают шину. Он может определить только наличие или отсутствие запросов.
Когда арбитр видит запрос шины, он запускает линию предоставление шины, которая последовательно связывает все устройства ввода/вывода. Когда физически ближайшее к арбитру устройство воспринимает сигнал предоставление шины, то оно проверяет наличие запроса шины. Если запрос есть, то устройство пользуется шиной, но не распространяет сигнал предоставление шины дальше по линии. Если запроса нет, то устройство передает сигнал предоставления шины следующему устройству. Передача сигнала предоставления шины продолжается до тех пор, пока какое-нибудь устройство не воспользуется предоставленной шиной. Такая система называется системой последовательного опроса. При этом приоритеты устройств зависят от того, насколько близко они находятся к арбитру. Ближайшее к арбитру устройство обладает главным приоритетом. Устройства, стоящие в конце данной цепочки, имеют низкий приоритет. Чтобы обойти такую систему в некоторых шинах несколько уровней приоритетов. На каждом уровне приоритета есть линии запроса шины и линии предоставления шины. На рис. 2.33, б изображено два уровня (в действительности шины обычно содержат 4, 8 или 16 уровней). Каждое устройство связано с одним уровнем запроса шины, причем, чем выше уровень приоритета, тем больше устройств привязано к этому уровню. Для предотвращения потери информации от высокоскоростных устройств ввод/вывода и необходимости прерывания работы для предоставления доступа к шине высокоприоритетным устройствам в современных компьютерах память помещают на одну шину, а устройства ввода/вывода на другую.
При децентрализованном арбитраже единый арбитр отсутствует, каждый ведущий содержит блок управления доступом к шине. Блоки управления различных устройств взаимодействуют друг с другом и разделяют между собой ответственность за доступ к шине. По сравнению с централизованной схемой децентрализованный арбитраж менее чувствителен к отказам претендующих на шину устройств. Существует несколько схем децентрализованного арбитража:
параллельный арбитраж - каждый ведущий имеет уникальный уровень приоритета и обладает собственным контроллером шины, способным формировать сигналы предоставления и занятия шины. Сигналы запроса от любого ведущего поступают на входы всех остальных ведущих. Логика арбитража реализуется в контроллере шины каждого ведущего;
кольцевая схема - сигнал может возникнуть в различных точках цепочки, замкнутой в кольцо, реализуется циклическая смена приоритетов с учетом последнего запроса;
распределенный арбитраж с самостоятельным выбором – группы арбитражных линий организованны по схеме «монтажного ИЛИ», любой ведущий может видеть сигналы, выставленные остальными устройствами. Каждому ведущему присваивается уникальный номер, совпадающий с кодом уровня приоритета данного ведущего. По особому алгоритму (алгоритм арбитража был предложен М. Таубом в 1975 году) выявляется номер устройства, обладающего наиболее высоким приоритетом.
