- •Глава 1. Предисловие Основные принципы построения вычислительных машин и систем
- •Пример современной многоуровневой вычислительной машины с шестью уровнями
- •Уровни детализации структуры вычислительной машины
- •Принципы построения вычислительной машины
- •Принцип двоичного кодирования
- •Принцип программного управления
- •Принцип однородности памяти
- •Принцип адресности
- •Структура фон-неймановской архитектуры вычислительной машины
- •Типы структур вычислительных машин и систем
- •Структуры вычислительных машин
- •Структуры вычислительных систем
- •Перспективы совершенствования архитектуры вм и вс
- •Технологические и экономические аспекты
- •Тенденции развития больших интегральных схем
- •Перспективные направления исследований в области архитектуры
- •Глава 2. Цифровой логический уровень
- •Представление информации в вычислительных системах
- •Представление числовых данных в вм.
- •Числа в форме с фиксированной точкой.
- •Числа в форме с плавающей точкой
- •Размещение числовых данных в памяти
- •Представление нечисловой информации в вм
- •Символьная информация
- •Видеоинформация
- •Аудиоинформация
- •Система кодирования чисел.
- •Прямой код.
- •Обратный код.
- •Модифицированные коды.
- •Код с исправлением ошибок
- •Коды Хемминга
- •Физическое представление информации в вм.
- •Вентили, интегральные схемы.
- •Основные элементы эвм
- •Триггер.
- •Сумматоры
- •Тактовые генераторы.
- •Микросхемы процессоров и шины
- •Микросхемы процессоров. Цоколевка типичного цп
- •Архитектура и набор команд.
- •Типы процессоров
- •Регистры процессора
- •Типы шин Системные шины. Локальные шины
- •Системные шины
- •Локальные шины
- •Иерархия шин
- •Вычислительная машина с одной шиной
- •Вычислительная машина с двумя видами шин.
- •Вычислительная машина с тремя видами шин
- •Арбитраж шин
- •Принципы работы шины
- •Глава 3 Функциональная организация фон - неймановской вычислительной машины
- •Функциональная схема фон-неймановской вычислительной машины
- •Узлы уу
- •Узлы алу
- •Основная память.
- •Модуль ввода/вывода
- •Цикл команды.
- •Пример выполнения программы.
- •Система прерываний.
- •Глава 4. Память.
- •Организация памяти.
- •Основные принципы.
- •Основные технические характеристики зу.
- •Иерархическая структура памяти.
- •Основная память.
- •Классификация устройств основной памяти.
- •Блочная организация основной памяти
- •Организация микросхем памяти
- •Режимы работы памяти.
- •Основные запоминающие устройства
- •Стековая память
- •Ассоциативная память
- •Полностью ассоциативная кэш-память.
- •Постоянное запоминающее устройство
- •Виртуальная память
- •Понятие виртуальной памяти
- •Страничная организация памяти
- •Сегментно-страничная организация памяти.
- •Внешняя память
- •Магнитные диски
- •Оптическая память
- •Магнитные ленты
- •Глава 5 Язык Ассемблер
- •Структура программы на языке Ассемблер
- •Основные типы операндов
- •Типы операторов
- •Режимы адресации
- •Директивы ассемблера
- •Инструкции пересылки данных и двоичной арифметики
- •Запись программ на языке Ассемблер
- •Пример вычисления арифметического выражения
- •Циклические и разветвляющиеся программы
- •Примеры использования операторов переходов и цикла при работе с массивами чисел
- •Применение логических инструкций
- •Логические инструкции
- •Примеры использования логических команд
- •Пример выполнения работы
- •Обработка символьной информации с помощью функций dos
- •Программные прерывания и системные вызовы
- •Описание функций работы с клавиатурой и дисплеем диспетчера функций ms dos
- •Функции 01н
- •Функции 02н
- •Функция 09н
- •Функция оан
- •Функция 0Bh
- •Пример выполнения работы
- •Глава 6 Типы вычислительных систем и их архитектурные особенности
- •Классификация вычислительных платформ и архитектур
- •Классификация Флинна.
- •Классификация Хокни
- •Классификация Хэндлера
- •Параллелизм и конвейеризация вычислений. Параллелизм на уровне команд
- •Конвейеры
- •6.2.2 Суперскалярная архитектура.
- •Мультипроцессоры с памятью совместного использования.
- •Основные классы вс
- •Машины класса simd
- •Машины класса mimd
- •Основные направления развитие архитектуры вычислительных машин
- •Суперспекулятивная архитектура
- •Трассирующая архитектура
- •Многопотоковый процессор
- •Многоядерная архитектура
- •«Плиточная» архитектура
- •Многоэтажная архитектура
- •Оптическая (фотонная) архитектура
- •Квантовая архитектура
- •Нейроархитектура
Принципы работы шины
При стандартном цикле шины задающее устройство (обычно центральный процессор) считывает информацию из подчиненного устройства (обычно из памяти) или записывает в него информацию, при этом передается одно слово.
При использовании кэш – памяти желательно вызывать всю строку кэш – памяти, то есть 16 последовательных 32-битных слова. Часто передача блоками может быть более эффективной, чем такая последовательная передача информации. Когда начинается чтение блока, задающее устройство (ведущий) сообщает подчиненному устройству, сколько слов надо передать. В ответ по одному слову выдается информация до тех пор, пока не будет передано требуемое количество слов.
В многопроцессорных системах предусмотрен специальный цикл шины, который дает возможность любому процессору считать слово из памяти, проверить и изменить его, записать обратно в память, причем весь этот процесс происходит без освобождения шины. Такой цикл не дает возможности другим центральным процессорам использовать шину и мешать работе первого процессора.
Цикл для осуществления прерываний – когда центральный процессор командует устройству ввода/вывода произвести какое-либо действие, то он ожидает прерывания после завершения работы. Для передачи сигнала прерывания требуется шина. Одновременно несколько устройств могут захотеть произвести прерывания, то есть может возникнуть конфликтная ситуация. Чтобы избежать подобных проблем каждому устройству приписывается определенный приоритет, используется централизованный арбитр для распределения приоритетов. Существует стандартный контроллер прерываний (микросхема Intel 8259A), который определяет на какой именно вход поступил сигнал прерывания и помещает номер входа на информационную шину. Центральный процессор использует этот номер для обращения в таблицу указателей (таблица векторов прерывания), чтобы найти адрес процедуры, производящей соответствующее прерывание.
Глава 3 Функциональная организация фон - неймановской вычислительной машины
Функциональная схема фон-неймановской вычислительной машины
Для получения более детальное представление о структуре и функциях устройств ВМ рассмотрим фон-неймановскую ВМ в виде гипотетической машины с аккумуляторной архитектурой.
Архитектура на базе аккумулятора исторически возникла одной из первых. В ней для хранения одного из операндов арифметической или логической операции в процессоре предусмотрен выделенный регистр – аккумулятор. В этот регистр заносится результат вычислений. Изначально оба операнда находятся в памяти, до выполнения операции один из операндов загружается в аккумулятор14. После выполнения команды результат пересылается в аккумулятор, если он не является операндом для последующей команды, то он сохраняется в ячейке памяти.
Типичная архитектура ВМ на базе аккумулятора приведена на рис. 3.1. Достоинством аккумуляторной архитектуры считаются короткие команды и простота декодирования команд.
Для упрощения схемы гипотетической машины принимаются следующие характеристики вычислительной машины:
все команды одноадресные. Адресная часть команды содержит адрес только одного из операндов. При выполнении операций с двумя операндами предполагается нахождение в аккумуляторе второго операнд (его адрес не указан в команде). Результат остается в аккумуляторе;
длина команд и данных совпадает с разрядностью ячеек памяти (адрес очередной команды в памяти может быть получен увеличением на 1 адреса текущей команды, для чтения любой команды или операнда достаточно одного обращения к памяти).
На функциональной схеме (рис. 3.2) показаны типовые узлы каждого из основных устройств ВМ, связи между узлами.
Устройство управления (УУ)- важнейшая часть ВМ, организующая автоматическое выполнение программы (путём реализации функций управления) и обеспечивающая функционирование ВМ как единой системы. При этом ВМ рассматривается как совокупность элементов, между которыми происходит пересылка информации, в ходе которой эта информация может подвергаться определённым видам обработки. Пересылка информации между любыми элементами ВМ инициируется своим сигналом управления (СУ), то есть управление вычислительным процессом сводится к выдаче нужного набора СУ в нужной временной последовательности. Основной функцией УУ является формирование управляющих сигналов, отвечающих за извлечение команд из памяти в порядке, определяемым программой, и последующее исполнение этих команд. Кроме этого, УУ формирует СУ для синхронизации и координации внутренних и внешних устройств ВМ.
Арифметико-логическое устройство обеспечивает арифметическую и логическую обработку двух входных переменных, в результате которой формируется выходная переменная. Функции АЛУ обычно сводятся к простым логическим и арифметическим операциям, а также операциям сдвига. Помимо результатов операции АЛУ формирует ряд признаков результата (флагов), характеризующих полученный результат и события, произошедшие в процессе его получения (равенство нулю, чётность, перенос, переполнение, знак и т.д.). Флаги могут анализироваться в УУ для принятия решения о дальнейшей последовательности выполнения команд программы.
УУ и АЛУ тесно взаимосвязаны и их обычно рассматривают как единое устройство, известное как центральный процессор (ЦП). Помимо УУ и АЛУ в процессор входит также набор регистров общего назначения (РОН), служащих для промежуточного хранения информации в процессе её обработки.
