65.Регистр хранения.

3 .51 схема регистра с параллельным приемом и выдачей информации. На вход регистра хранения подается слово Здесь обозначены шины: П - приема, С - синхронизации, В -выдачи, Пр - преобразования информации, Уст. «0» - установка нуля на входах RS-триггеров. Регистр хранения построен на RS-тригтерах с логическими элементами «И». Входы R всех тригтеров объединены и соединены с шиной сброса (Уст. «0») Для установки регистра в «0» необходимо одновременно подать «1» по шине Уст «0» и «С».Приём информации или запись. В следующем такте код параллельно поступает на входы логических элементов «И», одновременно сигнал «1» - по шинам П и С. Выходы «И» соединены со входами «S» триггеров.

6 6.Регистр сдвига.

С приходом каждого тактового импульса происходит перезапись содержимого триггеера каждого разряда в соседний без изменения порядка следования «1» и «0» .Сдвиговые регистры делятся на:- со сдвигом информации вправо - в сторону младших разрядов;- со сдвигом в сторону старших разрядов; - реверсивные — со сдвигом влево или вправо.Регистры сдвига строятся на RS, JK, D, DV- триггерах, на одно- и двухступенчатых, одно- и многотактные. В 2ступенчатых триггерах 1ая ступень управляется сигналом С, а 2-ая инверсным сигналом (с черт)С. Выходы одних триггеров соединяются со входами других, сдвиг осущ синхроимпульсом.

67. Счетчики суммирующие.

С четчик-послед схема для подсчета числа входных сигналов и хранения 2ичного кода этого числа. Р а сс м о трим последовательность двоичных чисел - таблицу прямого счёта. Видно, что соседний старший разряд изменяет свое состояние при переходе младшего с 1 на 0. Т.е. счётчик состоит из цепочки триггеров с инверсным динамическим управлением (3.56) или двухступенчатых MS -триггеров. В суммирующих счетчиках вначале подачей «1» на вход R триггеры устанавливаются в нулевое состояние. Этот счётчик может быть делителем частоты. Каждый триггер старшего разряда переключается в 2 раза реже младшего.

68.Счетчики вычитающие.

С четчик-послед схема для подсчета числа входных сигналов и хранения 2ичного кода этого числа.

Если рассмотреть таблицу обратного счёта, видно что старший разряд меняет свое состояние при изменении младшего разряда с «0»на«1». В вычитающих счётчиках ( 3.58) содержание его понижается на 1 с приходом каждого импульса. Счетчик построен на синхронных МS-Т-триггерах. Предварителъно все триттеры устанавливаются в «1» подачей нулевого сигнала на вход S.

69. Десятичный счетчик.

С четчик-послед схема для подсчета числа входных сигналов и хранения 2ичного кода этого числа.

10ичный Счетчик имеет коэффициент пересчета 10. Он считает от 0 до 9. При поступлении на его вход десятого импульса все его выходы устанавливаются в нулевое состояние. В схеме использованы синхронные JK-триггеры. Первый триггер изменяет свое состояние с приходом каждого перепада входного сигнала, так как его J и K входы подключены к 1. J-вход второго триггера подключен к инверсному выходу четвертого триггера, а там до прихода восьмого импульса также стоит 1. Этот триггер будет переключаться от 2,4,6,8 импульсов. Третий триггер переключится 4 и 8-ым импульсами. и т.д.