Основні логічні елементи та їх класифікація

Найбільш розповсюдженими на даний час є базові структури інтегральної електроніки, виконані за біполярною (TTL, TTLS) та комплементарною (CMOS, КМОН) логіками. В залежності від функціонального виконання, вони відрізняються швидкодією і споживаною потужністю. Для біполярної технології зарубіжним аналогом цих схем є 74 серія.

TTL	74xx	K155,K133	10нс
	74Lxxx	K134	33нс
	74Hxxx	K131	3нс
TTLS	74Sxxx	K555	10нс
	74LSxxx	K531	10нс
	74Fxxx	KPI531	3нс
	74ALSxxx	KPI533	4нс

Підвищення швидкодії базових елементів як правило досягається за рахунок підвищення споживаної потужності, або при зменшенні габаритних розмірів активних областей кристалу. В комбінаційних схемах для зменшення завад, тобто підвищення завадостійкості функціонально не використовують входи ІС, їх, як правило, обнульовують, замикаючи на загальну шину, або вмикають до точки високого потенціалу схеми при необхідності на цьому вході лог. 1 через баластні резистори (від кілька сот Ом до 10 кОм). Потрібно пам’ятати, що при одночасному вмиканні кількох входів до спільного джерела сигналу, логічний рівень на входах схем може відрізнятися за рахунок технологічного розкиду параметрів схем. За навантажувальною здатністю виходи базових елементів бувають трьох типів:

1) звичайний з колекторним навантаженням; 2) з відкритим колектором, величина навантаження може змінюватись в залежності від зовнішніх елементів;

3) з можливістю вимикання виходу, так зв’язок з високо імпедансним станом.

Ввімкнення кількох навантажень на один вихід логічного елементу може призводити до пониження високого рівня вихідного сигналу. Кількість таких ввімкнень визначає коефіцієнт розгалуження базового логічного елементу за виходом. Кількість входів елементу описує коефіцієнт об’єднання за входом. Всі структури інтегральної електроніки класифікуються за рівнем інтеграції на цифрові схеми малого, середнього, великого, надвеликого рівня інтеграції, що визначаються ДСТУ 311295 та відповідними галузевими стандартами, що існували до 1991 року. За функціональними ознаками у маркуваннями ІС використовують буквено-цифровий код, який визначає технологічні, конструктивні особливості, функціональне призначення і технологічні параметри мікросхем.

Лекція 4

Тема: Методика структурного проектування цифрових схем Вузли комбінаційного типу

Вузли комбінаційного типу цифрових ЕОМ використовуються для виконання логічних і арифметичних операцій, зокрема, переведення чисел з однієї форми запису в іншу, зсув цифрових даних на певну кількість позицій, шифрації і дешифрації даних і логічних вузлів ЕОМ, мультиплексування даних, виконання арифметичного сумування і т. п.

Функціональним вузлом називають вузол комбінаційного типу, виконаний на однотипних базових логічних елементах і призначений для виконання певного набору логічних операцій. Окремі вузли об’єднуються в блоки і системи. В цьому полягає модульний принцип побудови цифрових ЕОМ.

Простіші вузли виконуються як прості комбінаційні схеми, більш складні – у вигляді функціонально завершених блоків на базі ІС (інтегральних схем) середнього і високого рівня інтеграції.

Для проектування комбінаційних вузлів потрібно повну комбінацію кодових слів, що описуються певною логічною функцією і відповідають фізичним сигналам, які подаються на входи логічних схем. Вихідною функцією є кодова комбінація одержана на основі логічних перетворень вхідних сигналів.

Методика структурного синтезу комбінаційних вузлів

Метою структурного синтезу комбінаційних схем є одержання логічних функцій, що описує задане функціональне перетворення і дозволяє синтезувати структурну схему пристрою з допомогою довільного або заданого базису логічних елементів.

Правила мінімізації логічних функцій при структурному проектуванні

Нехай потрібно синтезувати схему, яка забезпечує реалізацію логічної функції .

Для розробки схеми такого пристрою необхідно використати три елементи кон’юнкції, чотири диз’юнктори та сім інверторів.

Використовуючи правила алгебри логіки перетворимо задану функцію до ДДНФ.

За правилом Де Моргана:

Використовуючи двічі правило Де Моргана і домножуючи останній доданок на А, отримуємо:

Записуємо карти Карно.

М інімізовуємо дану функцію використовуючи такі правила:

1. Об’єднувати можна сусідні комірки із стовпчиків і рядків;

2. Об’єднуються повні стовбці або рядки

3. Об’єднувати можна комірки, розміщені симетрично вертикальній чи горизонтальній осі карти Карно.

4. Об’єднуються повні квадрати.

Для реалізації такої функції необхідно використати один інвертор, один кон’юнктор і один диз’юнктор.

Правила синтезу логічної структури при реалізації її з допомогою заданого базису

Найчастіше комбінаційні схеми будують на основі мінімізованих диз’юнктивних чи кон’юнктивних форм. В якості базисів використовують елементи І-НЕ ТТL схем, АБО-НЕ ЕЗЛ схем, І-НЕ-АБО схем ТТL та КМОН-логіки, НЕ та монтажне І в І²Л, НЕ та монтажне АБО ЕЗЛ. Для одержання необхідного вигляду логічної функції в кожному випадку застосовують подвійну інверсію певної досконалої форми запису логічної функції.

Синтез в базисі І-НЕ

Суть методики полягає в подвійній інверсії функції, записується у вигляді мінімізованої ДНФ. В результаті одержується форма запису, в якій для реалізації функції використовуються тільки базисні логічні елементи І-НЕ:

Синтез в базисі АБО-НЕ

Проводиться подвійна інверсія логічного виразу, записаного у вигляді нормального КФ запису:

Синтез в базисі І-АБО-НЕ

Записують МДНФ для інверсій вихідних сигналів:

Щоб одержати таку форму запису треба склеїти мін терми карти Карно, що відповідають нульовим значенням.

НЕ та монтажне І

Використовується МКНФ функції, в якій виконується подвійна інверсія кожного диз’юнктивного елемента:

Слід пам’ятати, що монтажні з’єднання можуть об’єднувати сигнальні лінії, в яких в той момент часу присутні різні за логічним значенням сигнали. Для розділення цих сигналів використовують додатковий елемент монтажного І.

НЕ та монтажне або

Застосовують МДНФ, в якій проводять подвійну інверсію кожного кон’юнктивного елемента:

Оцінка складності і швидкодії комбінаційних схем, виконуваних в різних базисах

Довільні комбінаційні схеми можна реалізувати в довільному елементарному базисі. Основне завдання проектування полягає в одержанні мінімальної вартості і складності схеми при максимальній швидкодії.

Для оцінки складності схем, виконаних в різних базисах, використовують показник складності схеми:

Тут ω_і – певний елемент схеми, L_i – відносний коефіцієнт, що характеризує конструктивно технологічні особливості кожного типу схем.

При макроелементному проектуванні складність схеми визначається на кількох рівнях:

І: рівень елементних з’єднань в елементарній комірці;

ІІ: враховуються макроелементні зв’язки комірок в окремому вузлі;

ІІІ: враховуються зв’язки між окремими вузлами у функціональній схемі.

На основі цього було запропоновано Квайном показник К – коефіцієнт вартості за Квайном. Цей параметр пропорційний кількості логічних елементів у схемі .

Швидкодія комбінаційної схеми залежить від типу конструктивно-технологічного виконання елементів. Окрім того, вона визначається і рівнем сигналу, що відповідає логічному значенню. Наприклад, при зменшенні потенціального рівня сигналу за рахунок затягування фронтів і спадів імпульсу тривалість імпульсу при проходженні певного числа схем буде продовжуватись на тривалість фронту:

При виборі максимального значення напруги в якості логічного рівня ефективна тривалість імпульсу може дещо зменшитись. Тому виникає небезпека, що пр коротких імпульсах, пр підвищенні частоти роботи пристроїв комбінаційна схема може не спрацювати.

В І випадку максимальна частота обернено пропорційна максимальному запізненню сигналу в схемі.

В схемах розгалуженого типу, де інформаційні сигнали можуть проходити по різних каналах, що утримує різну кількість елементів, можливе явище, яке називається гонками сигналів. Тоді максимальна частота спрацьовування пристрою визначається найбільшою тривалістю часу проходження імпульсів в схемі. Для забезпечення правильної роботи схеми тут треба використати синхронізуючі елементи.

Лекція 5