- •Виправ за зразком зміст, перевір сторінки, розділи щоб не пересунувся текст . Текст готовий для роздрукування. Дякую!!!!! Друкуй з двох сторін аркуша. Якщо щось не зрозуміло тел.. 0952017413 Вступ
- •Розділ 1. Лекція 1 Тема: Вступ до комп’ютерної схемотехніки
- •Лекція 2 Тема: Поняття про комбінаційні схеми та цифрові автомати
- •Основи теорії перемикальних функцій
- •Лекція 3 Тема: Основи синтезу комбінаційних схем
- •Алгоритм розробки схеми
- •Основні логічні елементи та їх класифікація
- •Тема: Методика структурного проектування цифрових схем Вузли комбінаційного типу
- •Дешифратори
- •Лекція 6
- •Тема: Шифратори
- •Тема: Основні типи комбінаційних вузлів
- •Лекція 7
- •Тема: Мультиплексори і демультиплексори
- •Лекція 8
- •Тема: Компаратори або схеми порівняння
- •Лекція 9
- •Тема: Комбінаційні суматори
- •Тема:Тригери. Різновидності тригерів.
- •Тема: Лічильники. Різновидності лічильників. Принцип роботи.
- •Двійково-кодовані лічильники
- •Тема: Класифікація та основні параметри алп
- •Тема: Загальна характеристика пристроїв «пам’ять»
- •Тема: Різновидності структурної побудови запам’ятовуючих пристроїв
- •Тема: Загальна характеристика процесорів
- •Лабораторні роботи Користування Electronics Workbench
- •1.1.2 Пропоновані програмою елементи
- •2. Основні прийоми роботи
- •2.1 Порядок проведення роботи для розробки принципової електричної схеми
- •2.2 Моделювання радіоелектронних пристроїв за допомогою програмного комплексу Electronics Workbench пристроїв за допомогою програмного комплексу Electronics Workbench
- •2.2.1 Підготовка до роботи Electronics Workbench
- •2.2.2 Моделювання інтегруючої rc - ланцюга
- •2.2.3 Моделювання що диференціює rc - ланцюга
- •2.2.4 Моделювання транзисторного автогенератора
- •2.2.5 Моделювання трехкаскадного транзисторного підсилювача
- •2.2.6 Моделювання тригера Шмидта на аналогових елементах
- •2.2. 7 Моделювання мультивібратора на елементах и-ні
- •2.2.8 Моделювання цифрового генератора
- •2.2.9 Моделювання алгебраїчного суматора на оу
- •2.2.10 Моделювання дешифратора
- •Завдання
- •Розділ 3.Самостійне вивчення
- •Самостійне вивчення 1
- •Перетворювачі кодів
- •Самостійне вивчення 2
- •Зсувачі двійкового коду
- •Послідовні логічні пристрої Узагальнена структурна схема і опис роботи цифрового автомата
- •Регістри
- •Центральний пристрій керування (цпк)
- •Операційні апарати алп
- •Арифметичні вузли операційних апаратів
- •Вузли додавання/віднімання у прямих і доповнюючи кодах
- •2) Додавання/віднімання чисел з плаваючою комою
- •3)Алгоритми і структури вузлів множення чисел
- •Основний алгоритм реалізації вузлів ділення в прямих кодах
- •Приклади схемотехнічної реалізації вузлів додавання / віднімання дворозрядних кодів
- •Виконання логічних операцій в алп
- •Інтегральні схеми арифметико-логічних пристроїв
- •Методика дешифрації адресного простору в 2d пам’яті
- •3D структурна пам’ять
- •Пам’ять зі структурою 2dm
- •Пам'ять з послідовним доступом
- •Організація кеш пам’яті
- •Повністю асоціативний кеш
- •Кеш з прямим розміщенням
- •Набірно – асоціативний кеш
- •Постійна пам’ять. Типи і номенклатура пзп
- •Флеш пам’ять
- •Статичні запам’ятовуючі пристрої
- •Проектування схеми порівняння слова з константою
- •Загальні характеристики мікропроцесора. Мікропроцесорні комплекти.
- •Перелік питань до окр та іспиту: Основи синтезу комбінаційних схем.
- •Дешифратори.
- •Шифратори.
- •Послідовні логічні пристрої.
- •Запам’ятовуючі пристрої цифрових еом.
- •Мікропроцесори.
- •Рекомендована література
Тема: Основні типи комбінаційних вузлів
Дешифратори
Д
ешифратори
– це комбінаційні вузли призначені для
перетворення n-розрядного
позиційного коду в унітарний код.
Позначення на схемі К155ND7. Логіка роботи дешифратора може бути описана наступним співвідношенням, що визначає зв’язок між вхідними сигналами і вихідними сигналами пристрою.
Для дешифратора 3×8 таблиця істинності має наступний вигляд (з інверсними виходами):
x3 |
x2 |
x1 |
D0 |
D1 |
D2 |
D3 |
D4 |
D5 |
D6 |
D7 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
- - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - - |
||||||||||
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
В найпростішому випадку таку схему можна реалізувати з допомогою тривходових кон’юнкторів.
Складність такого пристрою, побудованого за лінійною схемою, визначається кількістю елементів, що формують вихідні сигнали і визначається: L = 2n.
Вартість за Квайном: K = n2n.
Час затримки визначається часом проходження каскаду: t = tз.
Окрім лінійних схем за структурною будовою розрізняють ще каскади і пірамідальні дешифратори.
При каскадній побудові дешифратор використовує методику розбиття дешифрованого слова на кілька підслів. При цьому в окремому каскаді проводиться дешифрації одного підслова, в наступному каскаді дешифруються слова з допомогою кон’юнкції вихідних сигналів дешифратора до повного слова.
В загальному в каскадних дешифраторах кількість входів на окремих дешифраторах підслів є меншою, але число схем, що забезпечують те саме перетворення, залишається тим самим або дещо зростає.
В таблиці істинності для каскадних дешифраторів виділяють блоки за певним значенням вхідних змінних. Структурна схема такого дешифратора розділяється на вхідний та наступні до вхідного каскади.
Лекція 6
Тема: Шифратори
Шифратори – це комбіновані пристрої, призначені для перетворення р-розрядного позиційного коду у двійковий код.
Число виходів залежить від розрядності перетворюваного слова k і визначається співвідношенням:
n = log2 k .
Логіка роботи шифраторів може бути описана твердженням: двійковий код на виході пристрою відповідає тільки одному активному сигналу, що подається на його вхід.
За структурною схемою розрізняють лінійні і каскадні шифратори.
Для повного шифратора записаний параметр n є цілим числом, для неповного – дробовим.
Найпростіше провести синтез лінійного шифратора. Його можна реалізувати в базисі АБО за наступним алгоритмом:
кожному розряду вихідного двійкового коду відповідає окремий логічний елемент;
для відтворення сигналу з j-тої позиції потрібно подати вхідний сигнал на кожний розрядний логічний елемент сі , який приймає активний стан при відповідному двійковому коді.
Д
ля
шифратора 8 х 3 потрібно використати три
логічні чотирьохвходові елементи АБО:
Типовим прикладом такого шифратора є інтегральна схема К155ИВ1.
Для одержання інвертованих вихідних сигналів застосовуються універсальні елементи І-НЕ. Як правило, передбачають у схемі наявність як прямих, так і інверсних виходів. Логіка роботи таких пристроїв є аналогічною. Логічні функції для базису АБО описуються системою співвідношень:
,
,
.
Для десяткового шифратора у3 буде активний при диз’юнкції ще двох сигналів:
.
Для реалізації цих співвідношень в базисі І-НЕ потрібно двічі інвертувати записані співвідношення:
,
,
,
.
Лінійні
шифратори характеризуються найвищою
швидкодією, але їх недоліком є зростання
параметра М (коефіцієнта об’єднання
за входом), що використовується для
комутації всіх вхідних сигналів. При
цьому кількість входів в елементах може
змінюватися в залежності від позиції
розряду. Якщо для схемотехнічної
реалізації шифраторів використовуються
елементи з параметром
,
де k
– розрядність шифрованого слова, то
зручно використовувати каскадні схеми
шифрування.
Алгоритм синтезу каскадних шифраторів наступний:
в I – му каскаді реалізують диз’юнкцію всіх сигналів, які забезпечують появу логічної одиниці в першому розряді двійкового коду, далі - аналогічно в другому розряді і т.д., причому всі диз’юнктори мають розрядність вхідного слова М;
в
II
–
му каскаді використовуються сигнали
диз’юнкції,
одержані в I
– му каскаді. Загальне число каскадів
пропорційне
.
Для шифратора з розрядністю k = 32, реалізованого на диз’юнкторах М=4, можна записати наступні логічні співвідношення:
Як видно із запису логічних функцій на кожному каскаді r, починаючи з деякої позиції s, певні функціонали ys, ys+1, … мають однакові функціональні елементи. Значення позиції s визначається співвідношенням:
Це дозволяє зменшити число логічних схем на кількість диз’юнктивних форм заданих формулою:
Складність схеми визначається співвідношенням:
Вартість за Квайном:
Для лінійної схеми шифратора:
Нарощування
розрядності шифраторів забезпечується
використанням базових інтегральних
схем з розрядністю
шифрованого слова шляхом групування
вхідних сигналів по
розрядів. Такий метод називається
методом
згортки.
Для шифрування окремих позиційних кодів
використовуються так звані пріоритетні
шифратори. Вони забезпечують кодування
сигналу найвищого розряду при одночасній
активації кількох позиційних сигналів.
Такі схеми також можна реалізовувати
як з допомогою лінійної, так і каскадної
комутації базових елементів. При лінійній
комутації число входів кожного елемента
лінійно зростає на одиницю до значення
k-1,
тоді як в каскадних схемах кожен каскад
може бути сформований на основі
двовходового елемента.
Для шифрування десяткових чисел використовується відповідний 10-розрядний шифратор х0, …,х9.
-
х0
х1
х2
х3
х4
х5
х6
х7
х8
х9
y1
y2
y3
y4
*
Ø
Ø
Ø
Ø
Ø
Ø
Ø
Ø
Ø
Ø
Ø
Ø
Ø
Ø
0
1
0
0
0
0
0
0
0
0
0
0
0
0
0
1
×
1
0
0
0
0
0
0
0
0
0
0
0
1
2
×
×
1
0
0
0
0
0
0
0
0
0
1
0
3
×
×
×
1
0
0
0
0
0
0
0
0
1
1
4
×
×
×
×
1
0
0
0
0
0
0
1
0
0
5
×
×
×
×
×
1
0
0
0
0
0
1
0
1
6
×
×
×
×
×
×
1
0
0
0
0
1
1
0
7
×
×
×
×
×
×
×
1
0
0
0
1
1
1
8
×
×
×
×
×
×
×
×
1
0
1
0
0
0
9
×
×
×
×
×
×
×
×
×
1
1
0
0
1
Система функцій алгебри логіки може бути представлена співвідношеннями:
Якщо
швидкодія не є критичною, то каскадну
схему можна реалізувати на двовходових
елементах.
