- •Виправ за зразком зміст, перевір сторінки, розділи щоб не пересунувся текст . Текст готовий для роздрукування. Дякую!!!!! Друкуй з двох сторін аркуша. Якщо щось не зрозуміло тел.. 0952017413 Вступ
- •Розділ 1. Лекція 1 Тема: Вступ до комп’ютерної схемотехніки
- •Лекція 2 Тема: Поняття про комбінаційні схеми та цифрові автомати
- •Основи теорії перемикальних функцій
- •Лекція 3 Тема: Основи синтезу комбінаційних схем
- •Алгоритм розробки схеми
- •Основні логічні елементи та їх класифікація
- •Тема: Методика структурного проектування цифрових схем Вузли комбінаційного типу
- •Дешифратори
- •Лекція 6
- •Тема: Шифратори
- •Тема: Основні типи комбінаційних вузлів
- •Лекція 7
- •Тема: Мультиплексори і демультиплексори
- •Лекція 8
- •Тема: Компаратори або схеми порівняння
- •Лекція 9
- •Тема: Комбінаційні суматори
- •Тема:Тригери. Різновидності тригерів.
- •Тема: Лічильники. Різновидності лічильників. Принцип роботи.
- •Двійково-кодовані лічильники
- •Тема: Класифікація та основні параметри алп
- •Тема: Загальна характеристика пристроїв «пам’ять»
- •Тема: Різновидності структурної побудови запам’ятовуючих пристроїв
- •Тема: Загальна характеристика процесорів
- •Лабораторні роботи Користування Electronics Workbench
- •1.1.2 Пропоновані програмою елементи
- •2. Основні прийоми роботи
- •2.1 Порядок проведення роботи для розробки принципової електричної схеми
- •2.2 Моделювання радіоелектронних пристроїв за допомогою програмного комплексу Electronics Workbench пристроїв за допомогою програмного комплексу Electronics Workbench
- •2.2.1 Підготовка до роботи Electronics Workbench
- •2.2.2 Моделювання інтегруючої rc - ланцюга
- •2.2.3 Моделювання що диференціює rc - ланцюга
- •2.2.4 Моделювання транзисторного автогенератора
- •2.2.5 Моделювання трехкаскадного транзисторного підсилювача
- •2.2.6 Моделювання тригера Шмидта на аналогових елементах
- •2.2. 7 Моделювання мультивібратора на елементах и-ні
- •2.2.8 Моделювання цифрового генератора
- •2.2.9 Моделювання алгебраїчного суматора на оу
- •2.2.10 Моделювання дешифратора
- •Завдання
- •Розділ 3.Самостійне вивчення
- •Самостійне вивчення 1
- •Перетворювачі кодів
- •Самостійне вивчення 2
- •Зсувачі двійкового коду
- •Послідовні логічні пристрої Узагальнена структурна схема і опис роботи цифрового автомата
- •Регістри
- •Центральний пристрій керування (цпк)
- •Операційні апарати алп
- •Арифметичні вузли операційних апаратів
- •Вузли додавання/віднімання у прямих і доповнюючи кодах
- •2) Додавання/віднімання чисел з плаваючою комою
- •3)Алгоритми і структури вузлів множення чисел
- •Основний алгоритм реалізації вузлів ділення в прямих кодах
- •Приклади схемотехнічної реалізації вузлів додавання / віднімання дворозрядних кодів
- •Виконання логічних операцій в алп
- •Інтегральні схеми арифметико-логічних пристроїв
- •Методика дешифрації адресного простору в 2d пам’яті
- •3D структурна пам’ять
- •Пам’ять зі структурою 2dm
- •Пам'ять з послідовним доступом
- •Організація кеш пам’яті
- •Повністю асоціативний кеш
- •Кеш з прямим розміщенням
- •Набірно – асоціативний кеш
- •Постійна пам’ять. Типи і номенклатура пзп
- •Флеш пам’ять
- •Статичні запам’ятовуючі пристрої
- •Проектування схеми порівняння слова з константою
- •Загальні характеристики мікропроцесора. Мікропроцесорні комплекти.
- •Перелік питань до окр та іспиту: Основи синтезу комбінаційних схем.
- •Дешифратори.
- •Шифратори.
- •Послідовні логічні пристрої.
- •Запам’ятовуючі пристрої цифрових еом.
- •Мікропроцесори.
- •Рекомендована література
Тема:Тригери. Різновидності тригерів.
Тригери – це цифрові пристрої, що здатні формувати два стійких логічних стани, а також зберігати їх протягом певного моменту часу, що визначається умовами функціонування.
Т
акі
системи реалізують на основі ключових
елементів з використанням схем зворотного
зв’язку. В найпростішому випаду – це
два електронних транзисторних ключі,
ввімкнені за схемою із 100% зворотнім
зв’язком за постійною складовою
керуючого сигналу.
Бі-стабільна комірка на основі двох ключів при початковому ввімкненні за рахунок незначного переважання колекторного струму в одному з плечей переходить в стійкий стан, при якому одне плече повністю відкривається і вихідний сигнал на ньому прямує до логічного нуля, а інша закривається – на виході логічна одиниця. Для переведення системи в протилежний стан на закритий ключ потрібно подати вхідний сигнал високого рівня. Така схема є аналогом найпростішого RS-тригера.
Тригери класифікують за функціональними особливостями, які відображаються в їх умовних позначеннях та найменуваннях кодів.
Вхід S – установка (Set);
Вхід R – обнулення (Reset);
Вхід K – обнулення універсального тригера;
Вхід J – установка універсального тригера;
Вхід T – лічильний вхід;
Вхід D – інформаційний або вхід затримки (Delay);
Вхід C – синхронізація;
Вхід V- ключовий вхід.
Відповідно розрізняють RS, JK, VD, VT, D, T – тригери.
За наявністю сигналу синхронізації тригери бувають синхронні та асинхронні, тобто такі, які перемикаються при подачі інформаційного сигналу або тільки при наявності сигналу синхронізації С.
За видом сигналу керування розрізняють статичні та динамічні тригери, які працюють за потенційним рівнем сигналу або за його перепадом.
За кількістю каскадів розрізняють одно- та двоступеневі тригери.
Асинхронний RS-тригер
Н
айпростіше
реалізувати на базових елементах АБО-НЕ
та І-НЕ. На елементах АБО можна одержати
тригер з прямими керуючими входами, на
елементах І-НЕ – з інверсними.
Функціонування тригера як ЦА також описується таблицями істинності та логічними функціями, однак потрібно враховувати динаміку зміни інформаційних сигналів в різні моменти часу, тобто вихідні сигнали аналізуються в попередній та наступний моменти часу.
Перехід із «0» в «1» здійснюється за керуючим сигналом «1» на вході S прямого та вході «0» інверсного тригера. Обнулення реалізується по входу R, але при цьому мають бути дозволяючи сигнали на входах Reset.
Установка в одиничний стан обох входів RS-тригера або в нульовий інверсного тригера є забороненою, що відображається в таблиці істинності.
Таблиці істинності не повного представлення про динаміку зміни сигналу, для цього використовуються потенційні діаграми.
Qt |
Qt+1 |
R |
S |
|
|
0 |
0 |
- |
0 |
- |
1 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
- |
1 |
- |
Синхронний RS-тригер
Синтезується на основі асинхронного з допомогою додавання вхідного каскаду, який забезпечує синхронізацію подачі керуючих сигналів на вихідний каскад.
Алгоритм роботи цього тригера аналогічний асинхронному, однак запис і обнулення інформації здійснюється тільки за наявності тактового сигналу С, оскільки це потенційний пристрій, то перемикання відбувається за переднім фронтом сигналу синхронізації. Логічна функція враховує як стани вихідного, так і вхідного каскаду:
В
икористовуючи
трьохвходові елементи у вихідному
каскаді можна реалізувати одночасно
синхронний RS-тригер
з прямою логікою роботи та асинхронний
з інверсною логікою.
В такій схемі вищою пріоритетністю володіють інверсні входи керування, що знаходяться у вихідному каскаді. Подання логічної одиниці на вхід синхронізації С переводить схему в асинхронний режим роботи.
D-тригер
D-тригер містить інформаційний D-вхід та вхід синхронізації. Його зручно синтезувати з допомогою синхронного RS-тригера, якщо інформаційний сигнал D подати на вхід S, а на R-вхід подати його інверсію. Алгоритм роботи схеми описується логічним твердженням:
вихідний сигнал Q повторюватиме інформаційний сигнал D, але тільки при наявності сигналу синхронізації С.
З
атримка
сигналу на виході на інтервал часу Δt
визначається зсувом фаз подання сигналів
D
та С.
Потенційна діаграма роботи зображена на малюнку.
Часто використовують RS та D-тригер розміщені в одному корпусі.
Якщо на вхідний каскад додатково ввімкнути вхід V, використовуючи трьохвходові кон’юнктори із запереченням, то реалізується VD-тригер.
Сигнал V забезпечує блокування вихідного сигналу аналогічно до сигналу синхронізації С і приводить до зміни функціональної залежності.
Т-тригер
Реалізується найпростіше на основі інформаційного або RS-тригера з синхронізуючим входом, якщо в D-тригері інверсний сигнал з виходу подати на вхід або в RS-тригері реалізувати потрійний зворотній зв'язок.
Л
огіка
роботи Т-тригера: вихідний сигнал Q
змінює свій стан на протилежний за
кожний вхідний тактовий імпульс Т. Таким
чином реалізується поділ тактової
частоти двічі.
Реальні схеми Т-трігерів в найпростішому вигляді є непрацездатними. Це обумовлено суміщенням функцій комутації та зберігання даних фактично в одній точці схеми (Т – закорочення виходу і входу). Розв’язують цю суперечність, використовуючи додаткові затримки в колах зворотного зв’язку або двоступеневі тригери.
Двоступеневі тригери
В
двоступеневих схемах функції зберігання
та комутації розділяють в різні каскади.
На основі RS-тригерів можна одержати схему з синхронізованими записом в каскади з допомогою інвертованого сигналу. Аналогічні схеми з розділенням каскадів застосовують і для реалізації RS та JK-тригерів. Вони володіють дещо меншою швидкодією. Подвійне каскадування відображається подвійними буквами ТТ.
JK-тригери
JK-тригер за функціональними ознаками є аналогічним до RS-тригера. Вони можуть працювати як в синхронному, так і в асинхронному режимі. Основною їх особливістю є відсутність забороненого стану. За рахунок додаткового інвертованого сигналу одночасне надання записуючого (J) та обнулюючого (K) сигналів приводить до перемноження вихідного сигналу Q в протилежне значення.
Qt |
Qt+1 |
J |
K |
0 |
0 |
0 |
- |
0 |
1 |
1 |
- |
1 |
0 |
- |
1 |
1 |
1 |
- |
0 |
ля
зручності каскадування J
та K
входи виконують у вигляді багатоканальних
ліній (2,3 паралельно ввімкнені входи).
На основі JK-тригера
можна побудувати синхронні та асинхронні
D
та T-тригери.
Лекція 11
