3. Содержание отчёта по части 1 лабораторной работы.

3.1. Принципиальные схемы счетчиков на D- и JК-триггеpax, переcчетной схемы на D -триггерах и на JK-триггерах.

3.2. Заполненные таблицы состояний триггеров счетчика.

3.3. Временные диаграммы, поясняющие работу разрядов счетчиков.

Часть 2. Моделирование работы счётчиков с помощью

Electronic Workbench

4. Задание на выполнение лабораторной работы.

4.1. Исследование схемы асинхронного суммирующего и вычитающего счётчиков на D-триггерах.

На рис. 9 представлена схема асинхронного суммирующего счётчика на

D-триггерах, преобразованных в счётные, собранная в среде Electronic Workbench.

Рис. 10. Асинхронный суммирующий счётчик на счётных триггерах без задержки.

4.1.1. Подготовить четыре счётных триггера путём преобразования

D-триггеров: для этого воспользоваться соединителем (connector из инструментов basic), через него соединить инверсный выход D-триггера с входом D, без соединителя такое соединение получить нельзя.

4.1.2. К прямым выходам разрядов подключить семисегментный

индикатор с дешифратором.

4.1.3. Аналогичным образом на тех же триггерах построить вычитающий счетчик.

4.2. Исследование асинхронных суммирующих, вычитающих и реверсивных счётчиков на JK-триггерах.

4.2.1. Собрать четырёхразрядный асинхронный суммирующий счётчик на

JK триггерах (триггерах с задержкой). К прямым выходам триггеров подсоединить семисегментный индикатор и светодиодные индикаторы (рис.10). Исследовать и зарисовать временную диаграмму работы счётчика.

Рис. 10. Асинхронный суммирующий счётчик на счётных триггерах с задержкой.

4.2.2. Переделать схему в вычитающий счётчик. Зарисовать временную диаграмму работы.

4.2.3. Собрать схему реверсивного асинхронного счётчика на JK-триггерах (рис.11).

Рис. 11. Реверсивный счётчик.

4.2.4. Составить схему суммирующего синхронного счётчика на

JK-триггерах (рис.12).

В основе схемы используются JK триггеры. Из-за того,

что в библиотечных триггерах JK типа есть только один J-вход и один

К- вход, необходимо реализовать логику управления старшими разрядами на внешних логических элементах.

На синхровходы всех разрядов подать синхроимпульсы

от генератора прямоугольных импульсов. На объединённые входы

J и K младшего разряда подать счетным импульс от генератора прямоугольных импульсов.

Зарисовать временную диаграмму и пояснить с помощью

светодиодов, в какой момент осуществляется передача счётного сигнала старшему разряду.

Рис.12 Синхронный суммирующий счётчик на универсальных J-K триггерах.

4.2.5. Составить схему вычитающего асинхронного счётчика на JK-триггерах.

4.2.6. Ограничить значение модуля счётчика (вычитающего или суммирующего) числом, назначенным преподавателем. Собрать схему анализа модуля счёта.

5. Содержание отчета по части 2 лабораторной работы.

5.1. Схемы, моделирующие работу счётчиков по всем пунктам

задания.

5.2. Временные диаграммы, поясняющие работу счётчиков.

5.3. Анализ работы счётчика с помощью цифрового индикатора (по выбору).