Добавил:
Upload Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
МУ к лабораторному практику по СхДУ.doc
Скачиваний:
8
Добавлен:
01.07.2025
Размер:
5 Мб
Скачать
☆

6. Контрольные вопросы.

6.1. Каково назначение счетчиков в вычислительных устройствах?

6.2. Перечислите признаки классификации счетчиков.

6.3. Дайте определение коэффициента пересчета счетчика.

6.4. Чем определяется максимальная частота поступления входных сигналов на счетчик?

6.5. Как построить суммирующий двоичный счетчик на D-триггерах?

6.6. Как построить вычитающий двоичный счетчик на D-триггерах?

6.7. Как построить суммирующий двоичный счетчик на JK-триггерах?

6.8. Как построить вычитающий двоичный счетчик на JK-триггерах?

6.9. Дайте определение реверсивного счетчика.

6.10. Расскажите об общем принципе построения пересчетных схем.

6.11 Опишите методику построения пересчетных схем с естественным порядком счета.

6.12. За счет чего можно сократить число входов элемента “И” в пересчетных схемах?

6.13. В чём особенность работы синхронного счётчика?

6.14. Какое свойство JK триггеров позволяет построить на их основе синхронные счётчики?

6.15. Какое устройство позволяет построить реверсивный счётчик?

7. Рекомендуемые источники информации.

7.1. Бойт К. Цифровая электроника. Москва: Техносфера, 2007. -472 с.

7.2. В.И. Карлащук. Электронная лаборатория на IBM PC.

М., "СОЛОН-Р", 2001.

7.3. Потёмкин И.С. Функциональные узлы цифровой автоматики. - М.: Энергоатомиздат, 1988. - 320 с.

7.4. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учебное пособие

для втузов. - СПб.: Политехника, 1996. - 885 с.

7.5. Савельев А.Я. Арифметические и логические основы цифровых автоматов: Учебник. - М.: Высшая школа, 1980. -255 с.

7.6. Угрюмов Е.П. Цифровая схемотехника. - СПб.: БХВ - Санкт-Петербург, 2000 - 528 с.: ил.

7.7. Электротехника и электроника в экспериментах и упражнениях:

Практикум на Electronics Workbench: В 2-х томах /Под общей

редакцией Д.И.Панфилова. М.: ДОДЭКА,2000.

Лабораторная работа № 7 Исследование сумматоров

Цель работы: - ознакомление c возможностями моделирования работы схем сумматоров. Исследование одноразрядного и многоразрядного сумматоров, одноразрядного и многоразрядного вычитателей, универсального сумматора-вычитателя, инкрементора и декрементора.

Исследование возможности применения сумматора для выполнения операции вычитания.

Продолжительность работы: - 4 часа.

1. Характеристика объекта изучения.

Сумматор- это электронное устройство, выполняющее арифметическое сложение кодов двух чисел. Сумматоры применяются и для выполнения операции вычитания, но для этого осуществляются дополнительные преобразования кодов чисел.

В зависимости от системы счисления различают:

- двоичные сумматоры;

- двоично-десятичные;

-десятичные;

- другие.

По количеству одновременно обрабатываемых разрядов складываемых чисел сумматоры бывают:

- одноразрядные;

- многоразрядные.

По числу входов и выходов одноразрядных двоичных сумматоров различают:

- четвертьсумматоры (элементы "сумма по модулю 2", то есть "исключающее ИЛИ"), имеют два входа для двух одноразрядных чисел и один выход, на котором реализуется их арифметическая сумма;

- полусумматоры, характеризующиеся наличием двух входов, на которые подаются одноимённые разряды двух чисел и двух выходов: на одном реализуется арифметическая сумма в данном разряде, а на другом - перенос в следующий (более старший разряд);

- полные одноразрядные двоичные сумматоры, характеризующиеся наличием трёх входов, на которые подаются одноимённые разряды двух складываемых чисел и перенос из предыдущего (более младшего )разряда и двумя выходами:

на одном реализуется арифметическая сумма в данном разряде,

а на другом - перенос в следующий (более старший разряд).

По способу представления и обработки складываемых чисел многоразрядные сумматоры подразделяются на:

- последовательные, в которых обработка чисел ведётся поочерёдно, разряд за разрядом на одном и том же оборудовании;

- параллельные, в которых слагаемые складываются одновременно по всем разрядам, и для каждого разряда имеется своё оборудование.

Параллельный сумматор в простейшем случае представляет собой n одноразрядных сумматоров, последовательно соединённых цепями переноса.

По способу выполнения операции сложения выделяются два типа сумматоров:

- комбинационный сумматор, выполняющий микрооперацию "S=A+B", в котором результат выдаётся по мере его образования;

- накапливающий сумматор, на вход которого операнды подаются

последовательно с некоторой задержкой.