2. Описание инструментария и элементов программы Electronics Workbench.

Voltage Source – источник постоянного напряжения +5 вольт.

С помощью этого источника на вход триггеров и логических элементов подается логическая единица.

П ереключатель (Basic->Switch).

Переключение производится нажатием на клавишу, указанную в скобках над этим элементом.

Логический элемент "И" (Logic gates->2-Input AND gate).

Логический элемент "ИЛИ-Исключающее" (Logic gates->2-Input NOR gate).

Светоиндикатор (Indicators->red Prob). При подаче на этот элемент логической единицы светодиод загорается красным цветом.

Семисегментный цифровой индикатор.

Одноразрядный полусумматор (Half-Adder).

Одноразрядный полный сумматор (Full-adder).

3. Задание на выполнение лабораторной работы.

3.1. Исследовать работу одноразрядного полусумматора по

таблице истинности (таблица 1), в которой:

a-первое одноразрядное слагаемое, b-второе одноразрядное слагаемое, p-перенос, s-сумма.

Таблица 1.

a	b	p	s
0	0	0	0
0	1	0	1
1	0	0	1
1	1	1	0

Собрать одноразрядный полусумматор на элементах "ИЛИ-исключающее" и "И".

Повторить исследование, используя библиотечный полусумматор (рис.1).

Для одновременной подачи двух чисел надо предусмотреть управление двумя группами выключателей: для установки кодов

данного разряда и второго последовательного выключателя для

подачи разрядов на вход полусумматора.

3.2. Исследовать работу полного одноразрядного сумматора

таблице истинности (таблица 2):

Таблица 2.

a	b	p	P	S
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

Собрать схему полного сумматора из двух полусумматоров.

Повторить исследование с библиотечным полным сумматором.

3.3. Собрать четырёхразрядный параллельный сумматор и исследовать его работу.

Для одновременной подачи кодов двух слагаемых использовать

группы выключателей установки кода первого слагаемого и группы выключателей установки кода второго слагаемого.

Представить в отчёт по лабораторной работе собранные схемы сумматоров.

3.4. Собрать четырёхразрядный параллельный сумматор и исследовать его работу для вычитания чисел.

Для этого организовать подачу разрядов слагаемого в обратном коде и организовать цепь кругового переноса с выхода сумматора старшего разряда на вход младшего разряда.

3.5. Проверить работу сумматора при сложении и вычитании нескольких пар четырёхразрядных чисел.

3.6. Собрать трёхразрядную схему инкрементора и декрементора. Продемонстрировать работу собранных схем.

На выходе инкрементора подаваемое число должно увеличиться на единицу.

3.7. Собрать схему универсального сумматора-вычитателя и исследовать его работу в режимах сложения и вычитания (рис.2). Объяснить назначение логических элементов "исключающее ИЛИ" схеме универсального сумматора-вычитателя.