4. Содержание отчета.
4.1. Схемы сумматоров, собранные на лабораторной работе.
4.2. Перечень кодов аргументов, подаваемых на входы сумматоров и полученный результат.
4.3. Схема многоразрядного вычитателя с последовательным заёмом.
4.4.Схема инкрементора и декрементора.
4.5.Пояснения по режимам работы универсального сумматора-вычитателя.
4.6. Сумматор дополнительного кода со знаком.
4.7. Сумматор модифицированного кода со знаком.
4.8. Сумматор обратного кода со знаком.
4.9. Сумматор модифицированного кода со знаком.
5. Контрольные вопросы.
5.1. В чём состоит различие в схемах полусумматора и полного сумматора?
5.2. С какой логической функцией совпадает функция генерации заёма в вычитателях?
5.3. Назначение входа и выхода переноса в полных сумматорах.
5.4. Как выполняется операция вычитания с использованием сумматоров?
5.5. Поясните на примерах принцип работы сумматора дополнительного и обратного кода.
5.6. Какие технические решения позволяют ускорить работу комбинационных сумматоров?
5.7. Для каких целей применяется модифицированный дополнительный и обратный коды?
6. Рекомендуемые источники информации.
6.1. Бойт К. Цифровая электроника. Москва: Техносфера, 2007. -472 с.
6.2. В.И. Карлащук. Электронная лаборатория на IBM PC.
М., "СОЛОН-Р", 2001.
6.3. Потёмкин И.С. Функциональные узлы цифровой автоматики. - М.: Энергоатомиздат, 1988. - 320 с.
6.4. Пухальский Г.И., Новосельцева Т.Я. Цифровые устройства: Учебное пособие
для втузов. - СПб.: Политехника, 1996. - 885 с.
6.5. Савельев А.Я. Арифметические и логические основы цифровых автоматов: Учебник. - М.: Высшая школа, 1980. -255 с.
6.6. Угрюмов Е.П. Цифровая схемотехника. - СПб.: БХВ - Санкт-Петербург, 2000 - 528 с.: ил.
6.7. Электротехника и электроника в экспериментах и упражнениях:
Практикум на Electronics Workbench: В 2-х томах /Под общей
редакцией Д.И.Панфилова. М.: ДОДЭКА,2000.
Лабораторная работа №8 Исследование арифметико-логического устройства.
Цель работы: Ознакомление c возможностями моделирования работы арифметико-логического устройства (АЛУ). Исследование работы АЛУ на примере выполнения арифметических и логических операций.
Продолжительность работы: 4 часа.
1. Характеристика объекта изучения.
Арифметико-логическое устройство предназначено для выполнения арифметических и логических операций над многоразрядными операндами в зависимости от кодов, подавемых на управляющие входы.
В вычислительных устройствах АЛУ является базовым узлом и работает в сочетании с ОЗУ, регистрами сдвига, регистрами общего назначения и др. Микросхемы АЛУ, принадлежащие к разным видам логик, функционально во многом совпадают.
Так в ТТЛ-логике это микросхема К155ИП3, в К-МОП-логике
микросхема 564ИП3.
Аналогом микросхемы К155ИП3 в программе EWB имеется микросхема 74181. Она представляет собой четырехразрядное АЛУ.
АЛУ работает в режиме выполнения логических операций при значении управляющего сигнала М=1 и в режиме выполнения арифметических операций при значении управляющего сигнала
М=0.
В приведенной таблице 1 содержатся выполняемые логические и арифметические операции в зависимости от кодовой комбинации на управляющих входах S0, S1,S2, S3.
Таблица 1.
S3 |
S2 |
S1 |
S0 |
Логическая функция М=1 |
Арифметико-логическая Функция. M=0 |
|
Вх.перенос С=0 |
Вх.перенос С=1 |
|||||
0 |
0 |
0 |
0 |
|
|
|
0 |
0 |
0 |
1 |
|
|
|
0 |
0 |
1 |
0 |
|
|
|
0 |
0 |
1 |
1 |
|
|
|
0 |
1 |
0 |
0 |
|
|
|
0 |
1 |
0 |
1 |
|
|
|
0 |
1 |
1 |
0 |
|
|
|
0 |
1 |
1 |
1 |
|
|
|
1 |
0 |
0 |
0 |
|
|
|
1 |
0 |
0 |
1 |
|
|
|
1 |
0 |
1 |
0 |
|
|
|
1 |
0 |
1 |
1 |
|
|
|
1 |
1 |
0 |
0 |
|
|
|
1 |
1 |
0 |
1 |
|
|
|
1 |
1 |
1 |
0 |
|
|
|
1 |
1 |
1 |
1 |
|
|
|
