4.2.3. Паралельні ацп

Схема 3х розрядного АЦП паралельного типу наведена на рис.4.22.

Рис. 4.22.

В паралельних АЦП використовується метод зчитування, за яким аналогова вхідна величина одночасно порівнюється за допомогою компараторів з опорними напругами. Код, створений на виходах компараторів в результаті порівняння вхідної напруги з опорними є нормальним одиничним кодом. Перехід від одиничного коду до двійкового забезпечується перетворювачем коду, виконаним на постійному запам’ятовуючому пристрої згідно з таблицею істинності.

	Одиничний код	Двійковий код

Швидкодія АЦП паралельного типу залежить від швидкодії компараторів та часу перетворення одиничного коду наприклад у двійковий. При використанні сучасної елементної бази час перетворення може бути менше 100 нс.

Недолік таких АЦП – великі апаратурні затрати.

4.2.4. Послідовно-паралельні ацп

Рис. 4.23

За апаратурними витратами та швидкодією послідовно-паралельні АЦП займають проміжне положення між послідовними та паралельними АЦП.

В таких АЦП використовуються швидкодіючі малорозрядні АЦП паралельного типу (або конвеєрного типу), малорозрядні ЦАП та широкополосні ОП.

На рис.4.23 показаний приклад побудови послідовно-паралельного АЦП, де АЦП1, АЦП2 (5-розрядні) об'єднані в 10-розрядний АЦП за допомогою ЦАП та диференціального підсилювача, побудованого на ОП.

Для виключення неоднозначності вихідного коду при зміні вхідної напруги на вхід підключено ПВЗ. При подачі стробуючого імпульсу, за допомогою ПВЗ вхідний сигнал запам’ятовується на час перетворення. З виходу ПВЗ сигнал поступає на вхід АЦП1, за допомогою якого формуються старші розряди двійкового вихідного коду. Далі, за допомогою ЦАП, цей код перетворюється в аналоговий сигнал і в вигляді напруги подається на вхід диференціального підсилювача. На інший вхід підсилювача подається вхідний сигнал (з виходу ПВЗ) в результаті чого на виході підсилювача виділяється різниця між вхідним та вихідним сигналами, які представлені старшими розрядами коду. Ця розрядність, яка являє собою похибку представлення вихідного коду тільки старшими розрядами, підсилюється в разів (32 рази), де – число двійкових розрядів АЦП1, за допомогою диференційного підсилювача, а потім перетворюється за допомогою АЦП2 в двійковий код, що являє собою молодші розряди вихідного коду.

Швидкодія даного АЦП визначається часом перетворення АЦП1, АЦП2, ЦАП, ПВЗ та диференціального підсилювача.

4.2.5. Ацп з проміжним перетворенням

В таких АЦП вхідна аналогова величина перетворюється в проміжну величину (наприклад в часовий інтервал або частоту імпульсів), котра потім перетворюється в код. Найбільш поширеними є АЦП інтегруючого типу, де аналогова величина перетворюється в проміжну величину за допомогою інтегратора.

Основною перевагою АЦП інтегруючого типу з подвійним інтегруванням (спочатку інтегрується вхідний сигнал , а потім опорна напруга) є дуже висока завадозахищеність.

На рис.4.24 показаний варіант АЦП з подвійним інтегруванням, де інтегрування виконується за допомогою інтегратора, побудованого на ОП ( ), а цифрова частина включає в себе тригери , , компаратор , одновібратор та лічильник .

Часові діаграми роботи наведені на рис.4.25.

Рис. 4.24

Рис.4.25

В початковому положенні тригери , знаходяться в стані « ». Ключ , що управляється з інверсного виходу тригера , замкнутий, а напруга на виході ОП буде дорівнювати вхідній (близька до нуля). Лічильний вхід блокований сигналом « » прямого виходу , а лічильник зберігає результат попереднього перетворення. Лічильник встановлюється в стан « » сигналом , який затримується одновібратором і поступає на вхід тригера та установлює його в стан « ». Це призводить до розмикання ключа і відпиранню лічильного входу , який починає лічити імпульси генератора тактової частоти . Вхідна вимірювана напруга , що поступає на вхід інтегратора через замкнений ключ інтегрується. Інтегрування відбувається з постійною часу до переповнення лічильника . Імпульс переносу встановлює тригер в стан « ». При цьому розмикається ключ та замикається . На вхід інтегратора подається опорна напруга . В момент часу на виході інтегратора встановлюється напруга .

Опорна напруга має полярність протилежну по відношенню до і вихідна напруга інтегратора починає змінюватись в протилежну сторону. Коли вихідна напруга інтегратора стає рівна нулю, компаратор спрацьовує, та його вихідний сигнал встановлює обидва тригера в стан « ». Схема приходить в початковий стан. Лічильник до закінченню другого такту, тривалість якого дорівнює , підраховує імпульсів, при цьому . Так як , то

, (4.27)

звідки

, (4.28)

тобто код в лічильнику буде пропорційним вхідному сигналу . На результат перетворення на впливає значення тактової частоти та постійної часу інтегрування , якщо вони не змінюється в процесі перетворення. Статична похибка АЦП визначається в основному похибками спрацьовування компаратора, джерела опорної напруги та параметрами інтегратора.

АЦП з подвійним інтегруванням придушує періодичні завади, період яких кратний . Однак на частотах, які навіть незначно відрізняються від частот, кратних , коефіцієнт придушення завад різко знижується. Найбільш вагомі завади викликаються колами живлення з частотою . Тому час інтегрування вибирається рівним або кратним періоду напруги мережі.