- •“Київський політехнічний інститут”
- •Конспект лекцій
- •Основні поняття та визначення
- •Класифікація елементів цифрових пристроїв
- •Діоди і транзистори як елементи логічних схем
- •Особливості цифрової форми подачі інформації
- •Транзисторні схеми із загальними навантаженнями або транзисторна логіка з безпосередніми зв’язками (тлбз)
- •Основні параметри і характеристики елементів цифрових схем
- •Транзисторний ключ з нелінійним зворотним зв’язком
- •Види зв’язків у схемах
- •Біполярний ключ з використанням прискорюючого (форсуючого) конденсатора
- •Діодна фіксація вихідного високого рівня
- •Базова схема дтл (діодно-транзисторної логіки)
- •Основи схемотехніки ттл (транзисторно-транзисторної логіки)
- •Складний інвертор
- •Розширення функціональних можливостей схем ттл (схема з розширенням за входом)
- •Схеми з забороною по входу
- •Перехідні процеси на виході ттл-схем з парафазним підсилювачем
- •Схеми ттлш (транзисторно-транзисторна логіка з діодами Шоткі)
- •Інтегрально-інжекційна логіка (ііл, і2л, 2іл)
- •Різновидність схем і2л
- •Емітерно–з’єднана логіка
- •Базова схема езл (однорівнева)
- •Переваги схем езл
- •Дворівнева схема езл
- •Технологія е2зл
- •Уніполярні транзистори
- •Базові схеми на польових транзисторах
- •Переваги та недоліки схем на базі мдн транзисторів.
- •Технологія кмдн (кмон).
- •Схемотехнічні різновиди кмдн.
- •Порівняльна характеристика технологій
- •Тригери та їх використання
- •Ділення вхідної частоти на 2 за допомогою d-тригера
- •Jk тригер та його використання
- •Ділення вхідної частоти на 3 за допомогою jk-тригерів
- •Видалення явища “дребезгу” за допомогою тригера.
- •Лічильники та їх застосування
- •Двійково-десятковий лічильник і його застосування
- •Декадні реверсивні лічильники
- •Програмований лічильник, що ділить частоту від 3 до 21327
- •Синхронізатор імпульсів на базі тригерів та особливості його роботи
- •Файл–регістр 4x4
- •Шинні формувачі
- •Одновібратори і їх використання
- •Формування 2-х імпульсів заданої довжини
- •Захищеність від завад
- •Розв’язка по виходу
- •Забезпечення завадостійкості цифрових пристроїв.
- •Підключення до первинних джерел живлення
- •Правила заземлення, що забезпечують захист від завад по землі
- •Правила роботи з погодженими лініями
- •Фізична реалізація магістралей
- •Передача магістральних сигналів через роз’єми
- •Виконання відгалужень від магістралі
- •Загальні рекомендації зі зменшення завад при реалізації електронної апаратури
- •Передача інформації на довгі відстані за допомогою оптронних пар
Складний інвертор
Рис. 30. Схема складного інвертора
Дана схема (Рис. 30) реалізує функцію «І-НЕ» (якщо два входи, то «2І-НЕ») і складається з трьох частин:
Вхідного блоку, побудованого на базі БЕТ Т1 та R1, причому Т1 реалізує функцію «І», R1 обмежує струм на базі.
Розщеплювач фаз складається з R2, T2, R3 (R2 − колекторне навантаження, T2 − виконує на колекторі функцію інверсії, на емітері функцію повторення вхідного базового сигналу, R3 є резистором зміщення для T5). У точці с сигнал, що надходить на базу Т2, інвертується, у точці d – повторюється зі зсувом на перехід база-емітер:
Ud = UБ Т2 – UБЕ Т2
Парафазний підсилювач або вихідний підсилювальний каскад складається з R4, T3, T4, T5. Транзистори T3 і T4 утворюють складений транзистор − схему Дарлінгтона, яка не змінює логічний зміст сигналу інвертора, але забезпечує значне підсилення струму, який потрапляє на базу T3.
Транзистор T4 не може працювати в режимі насичення, так як у базовому колі стоїть транзистор T3 і напруга переходу КЕ транзистора T4 не може бути меншою за напругу на БЕ.
Транзистор T5 в режимі насичення задає низький вихідний рівень.
Коефіцієнт підсилення струму складеного транзистора:
β = βT3*βT4.
Рис. 31. Модифікована схема складного інвертора (з діодом в парафазному підсилювачі)
Парафазний підсилювач також може складатися з двох транзисторів і діода зміщення (Рис. 31), при цьому вихідний струм логічної «1» буде менший, ніж струм в першому випадку (при складеному транзисторі), але діод зміщення також забезпечує надійне перемикання вихідного каскаду.
Принцип роботи схеми (Рис. 30):
Якщо на вхід подається низький рівень, S в положенні L, то на вході з’являється струм I0вх, Т1 працює у прямому включенні, перехід БК транзистора Т1 закритий і через вхід транзистора струм у схему не потрапляє, відповідно закритий Т2, а отже і вихідний транзистор Т5. Струм через R2 від джерела потрапляє на вхід складного транзистора Т3,4, транзистори Т3 і Т4 відкриті, Т3, як правило, працює в режимі насичення і на виході встановлюється високий рівень. На вихід поступає підсилений струм I1вих, який дозволяє збільшити навантажувальну здатність в порівнянні з простим інвертором, підвищення навантажувальної здатності забезпечується за рахунок потужного повторювача, виконаного у вигляді складного транзистора Т3-Т4 (або тільки за рахунок Т3).
U1ВИХ = E – UR4 – UКЕ Т3 – UКЕ Т4.
Якщо на вхід подається високий рівень, то вхідний транзистор Т1 працює в інверсному режимі, перехід БЕ закритий, струм через перехід БК подається на Т2 і через ЕК у точці с встановлюється рівень
Uс = UКЕн Т2 + UБЕн Т5 ,
якого не достатньо для відкриття складного транзистора (чи транзистора і діода) парафазного підсилювача, але достатньо для переведення в режим насичення Т5. На виході встановлюється низький рівень, який дорівнює напрузі U0ВИХ = UКЕн Т5, опір вихідного каскаду визначається опором КЕ Т5, на виході ми маємо транзистор з відкритим колектором. Така схема дозволяє збільшити навантажувальну здатність при низькому рівні.
На основі даного інвертора реалізуються базові схеми ТТЛ. Для цього вхідний блок реалізується на базі БЕТ (багатоемітерних транзисторів).
Принцип роботи схеми аналогічний роботі складного інвертора. Для забезпечення високого рівня на виході необхідно подати хоча б один низький рівень на вхід, при цьому Т1 у прямому включенні. При подачі на всі емітери вхідного транзистора «1» на виході встановлюється «0».
