6.6.5. Цифровая система сдц с квадратурными каналами.
Действенным способом борьбы со слепыми фазами является использование квадратурных каналов с двумя фазовыми детекторами (ФД), дающими последовательности видеоимпульсов, сдвинутых по фазе на 90°. «Провал» чувствительности в одном канале соответствует максимуму в другом. При этом необходимо, чтобы на входы ФД подавались напряжения со сдвигом фаз 90°. Для этого используют фазовращатели, включенные в цепи между местным и гетеродином и смесителем или между когерентным гетеродином и одним из двух ФД. Применение данной системы в аналоговой форме затруднялось в связи со сложностью реализации.
Однако такой метод построения стал естественным при переходе к цифровым системам.
На рис. 6.37 изображена схема, в которой ФД питаются напряжением когерентного гетеродина (КГ) с фазовым сдвигом 90°. Цифровая память
Рис.6.37. Система СДЦ с квадратурными каналами
(ЦП), вычитающее устройство (ВУ) и другие элементы. Для упрощения устройства объединения (УО) требуемую операцию (у21 + у22)1/2 можно заменить суммированием в цифровой форме сигнала канала с большей амплитудой с половиной сигнала канала с меньшей амплитудой.
6.6.6. Цифровой рециркулятор.
Рассмотренный ранее рециркулятор может быть выполнен цифровым. При каждой циркуляции сигнала х(к) (рис. 6.38) цепь обратной связи осуществляет операцию х(к). Выбор оптимального коэффициента обратной связи производится по формуле, опт= 1 - 1/N, где N2n- число импульсов пачки. Таким образом, цепь ОС выполняет операцию х(k) - х (k)/2n, Если, например, N = 23, то oпт = 0,875.
Рис. 6.38. Цифровой рециркулятор
Рассмотрим некоторые особенности схемы рис. 6.38, в которой входной сигнал поступает, например, из устройства объединения квадратурной системы СДЦ. Следует учесть, что в накопителе не предъявляются такие высокие требования к разрядности, как в системе СДЦ. Если, например, использовалось 8-разрядное слово (7 значащих разрядов со
2-го по 8-й и знак в старшем первом разряде), то в накопителе достаточно иметь, например, 5 разрядов, что позволяет сократить емкость памяти. Для этого информация низших 7-го и 8-го разрядов объединяются с 6-м разрядом в элементе ИЛИ (рис. 6.39), т. е. происходит округление 7- разрядного
Рис.6.39. Объединение разрядов
двоичного слова до 5-разрядного (например, 1 из 7-го и 0 из 8-го разрядов дают 1 на выходе элемента ИЛИ, которая суммируется с 0 или 1, записанными в 6-м разряде).
Пятиразрядное слово поступает на сумматор арифметического устройства (АУ) рециркулятора. Отсюда через устройство формирования сигнала обратной связи (ОС) оно подается на оперативное запоминающее устройство (ОЗУ) и на выход рециркулятора. Через период повторения РЛС информация с выхода ОЗУ поступает на второй вход АУ (сумматора).
Устройство формирования сигнала ОС представляет собой 8-разрядный сумматор параллельного типа с последовательным переносом единицы (рис. 6.40). Входная 5-разрядная информация (разряды на рис. 6.40 пронумерованы) поступает в прямом коде на входы 4, 5, 6, 7 и 5-го разрядов, а эта же информация в инверсном коде - на (1-5)-й разряды. На свободные
Рис. 6.40. Устройство формирования сигнала обратной связи (ОС)
входы 1, 2, 3-го разрядов постоянно подается 0, а на свободные входы 6, 7, 8-го разрядов 1. В результате для опт = 0,875 осуществляется операция х-х/8 (х - значение на входе). На выход информация в прямом коде подается только с 5 старших разрядов устройства ОС после округления, описанного выше (см. рис. 6.39).
Заметим, что в данном варианте построения коэффициент обратной связи за, счет округления равен 0,875 лишь для максимальных сигналов (5 бит). Для слабых сигналов, соответствующих в трех последних разрядах 101 и менее (нули в старших разрядах), коэффициент обратной связи равен 1.